Cadence Assura 使用方法

Cadence Assura 使用方法

常用的几种版图验证工具如: dracula, calibre,diva,assura,hercules. 本篇将介绍其中 assura 的使用方法。assura 在语法上与 diva 相似是 diva 的升级版本, diva 在使用上相对简便, 但不能应付大规模的运算, 所以 assura 在这些方面有很好的提升。以下是 assura 的菜单及 LVS 对话框.

Dpen Run	Run Assura LVS					
pen Cell echnology	OK Cancel Apply Defaults Load State Save State View RSF					
ule Sets etup	Schematic Design Source DFII Use Existing Netlist Netlisting Options					
n DRC matPSM	Library u contraction of the schematic Browse.					
un LVS	Layout Design Source DFII Use Existing Extracted Netlist					
en VLW	Library 2000 _002 Cell cr _ ad View layout_ Browse.					
oen Schematic Cell /S Error Report obing ort Locator m RCX	Run Name com t Run Directory Assura_lvs Run Location local Image: Second Se					
Close Run	Extract Rules / /Assura/LVS/extract 01 00 01 15 rul View Relo					
	Compare Rules //verification_decks/ //compare.cdl View					
	Switch Names Set Switches					
	Binding File(s)					
	RSF Include 3					
	Variable Value Default Description None I I I I					
	View avParameters Modify avParameters 1 avParameter is set.					
	View avCompareRules Modify avCompareRules No avCompare rules are set.					
	View Additional Functions					

在 cellview 下拉菜单选择 assura-->Run LVS..即可打开 LVS 对话框,点击"View Rule Files"选择厂商提供的 Technology 及 Rule set 即可自动配置相应选项。其中 set switches 选择不同的切换方法得到不同的提取结果,应要求而定。

自动设定的 technology file 可以通过菜单 Technology...来重新读取,该文件定义了 technology 名称及 Rule Set 路径,在相应路径中存在 techRuleSets 文件,即是具体文件设定。extract rules 是 主体提取程序. compare rules 说明版图电路器件对比.Binding files 说明相应的器件. RSF files

设定及本地设定.

DFII 方式是版图及电路 cellview 直接对比,也可选择 netlisting 使用 netlist 进行比对。其中注意 将 Netlisting Options...中 auLVS 修改为 auCdl 即可。

LVS 运行完成后会自动跳出 debug 窗口及其他窗口,如果没有自动跳出可以用菜单来打开,当然要注意是直接打开 cellview,如果以 Edit in place 可能无法打开这些窗口。

此外, assura 也不支持相同 cell name 不同 view name 的调用。多余的 avParameter 打开也可能引起对比的错误。因为 assura 采用 hierarchy 检查方式,所以邻近 cell 的层的重叠可能引起比对错误。

LVS 运行正确后,就可以运行 RCX 了,窗口如图所示,同样是选择相应的技术设定即可,主要 是在 Extraction 中要填入 Ref Node,通常是地节点。

straction Mode	RC		ame Snace	Layout Name	s
			ane space _		
dax fracture lengt	h infinite	microns	Temperature	25. Q	c
Cap Extraction Mo	de Couş	nied	Ref Node	vco_gn	đ
Mult Factor 1.0	Rogica Lin	Dit 200	Hax num of Si	gnats 1004	
PEEC Mode L	aditor Hetwork	Global Frequency	d 648	Z	
Select Us	er Beaton			View	Edit
	and a second				
Extraction Mode	Full Chip All Nets	RCOFS	Extraction Mode	NONE	
		Exclude	Via Capacitance	RCAFS	High
					m Fil
	From File				
	SelfrowSch				
Frequency File	1			View	Edit
Contra UDOU					
Enable HRCX		spit Paus	Split Pin Distan	to Rich	200
	Fater HRCX Cells				
	From File				
					<u> </u>