Successive Approximation ADC (SAR ADC)的设计



SAR ADC Principle







主要Nyquist结构ADC的比较 Ref: Shuo-Wei Michael Chen. JSSC 2006.12







分段电容结构分析





从电容匹配角度出发,我们总是希望Ca、Cd、CLt由整数个Cu构成,由此,我们的一个设计任务是,在M,L,k确定的情况下,确定Ca,Cd,CLt的值,使得它们满足ADC线性要求,同时为Cu的整数倍:

方法: 依次取Ca/Cu=k, k+1, k+2等,	分段结构	设计结果	
按照下式算CLt,直到满足	M=4, L=4, k=1	Ca=Cu, Cd2=0	
CLt>=(2^L-1)Cu,且为Cu的整数倍	M=2, L=6, k=2 ⁴	Ca=22Cu, Cd2=3Cu	
$\frac{C_{Lt}}{C_{Lt}} = \frac{2^L - k}{C_a} \cdot \frac{C_a}{C_a}$	M=4, L=6, k=2 ²	Ca=5Cu, Cd2=12Cu	
C_u k C_u	M=4, L=8, k=2 ⁴	Ca=17Cu, Cd2=0	

Cd1的取值不影响线性,但会影响DAC增益误差,如下一页PPT分析

两段结构的增益偏差

假设: C_{Lt} >> C_a

已推导出的关系式:

$$dV_{O1} = \frac{kC_u(C_a + C_{Lt})}{X} \cdot V_R$$
$$X = C_{Mt}(C_a + C_{Lt}) + C_a C_{Lt}$$
$$C_{Mt} = (2^M - 1)kC_u + C_{d1}$$
$$C_{Lt} = (2^L - 1)C_u + C_{d2}$$

$$\begin{bmatrix} \frac{C_a}{C_u} \ge 1 & k = 1 \\ \frac{C_a}{C_u} \ge k & k \ge 1 \end{bmatrix}$$

理想的dVo1为: $dV_{O1_ideal} = \frac{1}{2^M} \cdot V_R$

增益误差: $g_e = \frac{dV_{o1} - dV_{o1_ideal}}{dV_{o1_ideal}}$

$$g_{e} = \frac{\frac{C_{d1}}{kC_{u}} - 1 + \frac{C_{a}C_{Lt}}{kC_{u}(C_{a} + C_{Lt})}}{2^{M} + \frac{C_{d1}}{kC_{u}} - 1 + \frac{C_{a}C_{Lt}}{kC_{u}(C_{a} + C_{Lt})}}$$

 $\frac{C_a C_{Lt}}{k C_u (C_a + C_{Lt})} \approx \frac{C_a}{k C_u}$

假设: $\frac{C_{d1}}{kC_u}, \frac{C_a}{kC_u} \ll 2^M$ $g_e \approx \frac{1}{2^M} \cdot \frac{C_{d1} + C_a - kC_u}{kC_u} \ge \frac{1}{2^M} \cdot \frac{C_{d1}}{kC_u}$

结论:尽管Cd1不带来非线性误差,但会带来DAC 增益误差,其值可用上面ge的表达式来近似。 但整个A/D转换的增益可能不受影响?见下页

两段结构的增益偏差



其中Ct为Vo点的总电容,Cit为接到VI的总采样电容; (由以上公式可见,要令输入VI的量程恰好为VR,则必须有:

结论:

 ADC的增益误差只取决于总采样电容与接到参考的总电容之比, MSB段接地的Cd1或寄生不会导致ADC增益误差;
 通常在MSB段增加Cd1=kCu,且令Cd1对输入采样,这样可使得 LSB段不参与输入采样,降低ADC输入电容,且不会导致增益误差



β为电容上极板寄生电容值与电容本身值之比

寄生电容设计考虑

- LSB段的寄生Cp2带来权重误差,导致非线性
 - LSB段所用电容、Ca,采用上极板共接
 - 权重误差比例固定为β,因此降低LSB端位数L,可降低 非线性
- MSB段的寄生Cp1不会带来非线性问题和ADC增益误差,但作为DAC时,会带来约Cp1/CMt的增益误差
 - MSB段所有电容,采用上极板共接,此为底板采样需要
- Ca的上下极板间寄生Cp3直接影响权重,导致非线性

- 版图布线要特别注意最小化 Cp3

串联三段CDAC?



Which is better?

- 人噪声和匹配考虑,MSB段的电容不能太小
 –可取k>1
- 从优化电容面积考虑,可采用多段结构
 -对于中低分辨率ADC,优化面积和输入电容
 -对于失配,可采用校准技术

差分结构

Vip-

 $2 \lor 1$

Input







.

DNL/INL

对于由2^N个元件组成的DAC(C-DAC、R-DAC、I-DAC):

DNL取决于相邻码元变化时可能导致的元件切换的最大总值 INL<0.5LSB Yield与分辨率N、元件E失配分布的关系:



Ref: Anne Van Den Bosch, ..., "An Accurate Statistical Yield Model for CMOS Current-Steering D/A Converters", 2001

分段结构设计

分段结构与CDAC非线性

	series-split partitioning [MSB:LSB]	unit capacitor [fF]	σ(C ₀) [fF] / %	total number of capacitors	C _{Sample} [pF]	σ(INL) ^a [LSB]
equally sized	12:0	50	0.25 / 0.5	4096	204.8	0.23
	8:4	50	0.25 / 0.5	272	12.8	0.45
	6:6	50	0.25 / 0.5	128	3.2	0.90
	5:7	50	0.25 / 0.5	160	1.6	1.26
equal C _{sample}	12:0	1.22	0.04 / 3.2	4096	5.0	0.71
	8:4	20	0.16/0.8	272	5.0	0.71
	6.6	78	0.31 / 0.4	128	5.0	0.71
	5:7	156	0.44 / 0.28	160	5.0	0.71

对于分段结构:

1) 从匹配角度,分段结构不能降低电容值

2) 从噪声角度,分段结构也不能降低电容值

3)分段结构可提高最小 单元电容值,使其免受工 艺最小尺度的限制

4)若指标不受失配限制, 分段结构可降低总电容值 和ADC输入电容(中低分 辨率 or 采用校准)

a Max. standard deviation of the INL error calculated by 1000 MC runs of a 12bit ADC with different partitioning of the capacitor array using equal matching factor A_C=3.5% and c₀=1fF/μm².

Ref: Stefan Haenzsche, etc. "Modelling of Capacitor Mismatch and Non-Linearity Effects in ...", MIXDES 2010

分段结构电容设计:可按照不分段的方法先设计,而后截取高M位为MSB段,选择 合适的k,设计Ca和LSB段电容 差分分段电容设计:在单端结构的基础上,截掉MSB段MSB电容;若受限于采样噪 声,则截掉MSB段LSB电容,并令Cd1 double,然后设计合适的k,Ca和LSB段电容

电容取值:蒙特卡洛仿真法







校准原理

 定义
 平均电容:

$$C_u = \frac{\sum_{k=0}^{N} C_k}{2^N}$$
 第k个电容:
 $C_k = 2^{k-1}C_u + C_{e_k}$
 $N \ge k \ge 1$

 由上述定义,推知:
 $\sum_{k=0}^{N} C_{e_k} = 0$

下面各种操作中,第一步均为:电容底板、顶板接VCM(主电容阵列)

操作一(对应上一页offset Meas.): 第二步:电容顶板与VCM断开,底板保持接VCM

则顶板上等效误差电压为比较器失调电压: Vres_os=Vos

操作二(对应上一页linearity Meas.):

第二步: 电容顶板与VCM断开, Ck的底板接Vrefp, Ck-1~CO的底板接Vrefn, 而 CN~Ck+1的底板保持接VCM

λ*I* 1

则顶板上等效误差有如下关系:

当k=N:
$$V_{res_N} - V_{res_os} \propto C_{e_N} - \sum_{k=0}^{N-1} C_{e_k} = 2C_{e_N}$$
 这里 ∞表示与…等比例
当k=N-1: $V_{res_N-1} - V_{res_os} \propto C_{e_N-1} - \sum_{k=0}^{N-2} C_{e_k} = 2C_{e_N-1} - \sum_{k=0}^{N-1} C_{e_k} = 2C_{e_N-1} + C_{e_N}$
依次类推: $V_{res_k} - V_{res_os} \propto 2C_{e_k} + \sum_{l=k+1}^{N} C_{e_l}$

校准原理

由"操作一"结合校准DAC和SAR逻辑可以得到Vres_os的测量值 由"操作二"结合校准DAC和SAR逻辑可以得到Vres_k的测量值

假设由Ce_k所致的比较器输入端误差电压为Ve_k,则有:

$$\overset{\text{\tiny $\stackrel{\bullet}{=}$}}{=} k=N: \qquad V_{e_{-N}} = \frac{V_{res_{-N}} - V_{res_{-}os}}{2}$$

$$\overset{\text{\tiny $\stackrel{\bullet}{=}$}}{=} k=N-1: \qquad V_{e_{-N-1}} = \frac{1}{2} \left(V_{res_{-N-1}} - V_{res_{-}os} - V_{e_{-}N} \right)$$

依次类推:
$$V_{e_k} = \frac{1}{2} \left(V_{res_k} - V_{res_os} - \sum_{l=k+1}^N V_{e_l} \right)$$

根据上面公式的关系,当得到Vres_os,Vres_k的测量值后,即可计算得到Ve_k的值,它们就是各个电容对应的校准值,它们存放在memory中,在正常转换时实时调用出来用于计算每一步D/A下的校准DAC的输入值。

校准模式与转换模式







CAL DAC构成的SAR ADC对 Vres_4进行逐次逼近A/D转 换

校准SAR ADC完成转换, 得到转换结果DO4,实际 的C4校准码DC4=(DO4-Dos)/2









校准SAR ADC完成转换, 得到转换结果DO3,实际 的C3校准码DC3=(DO3-Dos-DC4)/2

后续电容的失配校准 依次类推。。。





 \cdots STEP 5 \cdots N

Requirements On Comparator?



Vout

低功耗动态比较器



Comparator offset calibration



Comparator offset calibration



Comparator noise



Comparator noise



Time-Domain noise analysis model



基本RC并联电路的时域噪声分析

假设:

① R为无噪声电阻

② in为高斯分布噪声电路,其等效噪声电阻为Rn

③ T=0时,vc为0均值的高斯变量,方差为**G**₀ 那么,在时刻t时,vc仍为0均值高斯变量,且

$$\sigma_t^2 = \frac{kTR}{CR_n} \left(1 - e^{-2t/RC} \right) + \sigma_0^2 e^{-2t/RC}$$

在t<<RC的情况下,上式可简化为:

$$\sigma_t^2 = \frac{2kT}{C} \cdot \frac{t}{CR_n} + \sigma_0^2$$

Ref: Pierluigi Nuzzo, Noise Analysis of Regenerative Comparators for Reconfigurable ADC Architectures. TCAS I 2008

① 动态pre-amp或Latch的输出节点,在触发时钟动作后,其时域噪声分析可参照 上面的RC模型,其起始噪声为开关关断时的采样噪声,功率∞kT/C。

其方差为:

② 随着t的增加,增加的噪声功率、信号增益A均与t成正比,因此,输入等效噪声功率随着t的增加而减小

Comparator noise



动态pre-amp+Latch:

Latch的噪声受到前置放大器增益的抑制,若动态pre-amp的增益足够大,则比较器的噪声由pre-amp决定;

动态pre-amp的增益与有效积分时间td有关,td 由LATCH的触发所决定,表示该时刻开始LATCH 的正反馈作用超过了输入作用

令pre-amp输入管保持饱和状态的最大共模下降幅度:

$$\Delta V_{\rm max} = V_{dd} - V_{\rm cmi} + V_{\rm th}$$

Pre-amp的最大有效积分时间和增益为:

$$t_{\max} = \frac{2C_o \Delta V_{\max}}{I_b} \qquad A_{\max} = \frac{2\Delta V_{\max}}{V_{ov1}}$$

Low noise:

- ●降低输入过驱动Vov1
- ●降低输入共模Vcmi
- ●延长有效积分时间td
- ●增大输出电容Co

在实际设计中,0<td<tmax,为优化噪声,应使得td 接近tmax,但td的增加会降低速度,这实际上又是 一个精度和速度的tradeoff,故LATCH的触发方式和 触发时机应仔细考虑

Low noise dynamic comparator



Comparator noise measurement

假设比较器的输出为0和1,则:

在输入为vi时,输出为1的概率:

$$\psi_{o} = \frac{1}{\sqrt{2\pi\sigma_{n}}} \int_{-\infty}^{v_{i}} e^{-\left(\frac{v_{n}}{\sigma_{n}}\right)^{2}} dv_{n}$$

 $1 + sign(v_i - v_n)$

在输入为vi时,比较器输出的均值: $E[v_o] = p(v_o = 0) \cdot 0 + p(v_o = 1) \cdot 1 = \phi(v_i)$ 测量方法: 通过测量比较器检出物值上检入中压的关系。拟合出唱声标准美

通过测量比较器输出均值与输入电压的关系, 拟合出噪声标准差







SAR LOGIC

SAR algorithm for 8-bit ADC

Step	SAR							Sample	COMP	
0	0	0	0	0	0	0	0	0	1	-
1	1	0	0	0	0	0	0	0	0	D7
2	D7	1	0	0	0	0	0	0	0	D6
3	D7	D6	1	0	0	0	0	0	0	D5
4	D7	D6	D5	1	0	0	0	0	0	D4
5	D7	D6	D5	D4	1	0	0	0	0	D3
6	D7	D6	D5	D4	D3	1	0	0	0	D2
7	D7	D6	D5	D4	D3	D2	1	0	0	D1
8	D7	D6	D5	D4	D3	D2	D1	1	0	D0

SAR逻辑基本操作:

- 1) 复位
- 2)猜1
- 3) 调取比较器输出
- 4) 移动猜1
- 5) 同步锁存完整转换输出





Asynchronous SAR ADC



Asynchronous ADC in 0.13-um CMOS. JSSC 2006

Async. SAR Logic

- 功能要求
 - 由一个外来时钟沿触发的多相时钟,控制比较 器的比较和复位
 - 与比较器每次输出同步的时钟沿,用于锁存比较结果并触发DAC
- 性能要求
 - -速度: min(环路延迟-比较时间-DAC建立时间)
 - 功耗: min(Σ(fi*Cni))

Multi-phase Clock Gen.

电路原理、信号时序与上一页胶片中的电路类似,区别在于移位控制电路的实现方式

优点:参与高频翻转的电路节点少,功耗低

缺点:单bit转换周期多一个AND门的门延迟

Single step conversion loop

4-bit设计例子

▶异步逻辑由一个时钟沿触发

▶异步控制逻辑自动产生后续的所有脉冲

Multi-phase Clock Gen.

什么电路可以无需外部时钟,自主产生多相时钟?

振荡器!

思路:

- 1. 用环振自主产生时钟;
- 2. 用门控信号控制时钟的 周期数;

电路特点:

- 1. 单bit转换环路最简洁,无DFF 延迟,可以实现最高速度
- 需要增加类似于移位寄存器这样的电路来产生数据锁存时钟

信号时序图

Low power design

- 阅读SAR_ADC_8B_TB schematic,分析电路中各模块的功能
- 对电路进行瞬态仿真
 - 查看CDAC输出VO, SAR Logic输入输出的波形
 - 查看双相不交叠时钟模块输入输出的波形,分析它们的timing关系
 - 对理想8bit DAC的输出VTST进行采样并存储成文本文件,并用MATLAB导入并做谱分析, 求出SNDR, HD2, HD3, SFDR等指标
 - 对MSB电容加入2% mismatch,通过上一步方法仿真SNDR等指标
 - 对MSB-1电容加入2% mismatch, 仿真SNDR等指标并对比
- 将电路修改为4-4分段电容结构
 - 令k=1, k=2, 并要求Ca为整数倍Cu, 分别设计4-4 CDAC;
 - 令输入为覆盖整个量程的ramp信号,信号的上升速率足够慢,使得每个台阶都能出现在 VTST中
 - 进行瞬态仿真,通过VTST的波形来判断DNL
 - 修改Cd1的值,仿真VTST的波形并观察其变化并分析
 - 修改Cd2的值, 仿真VTST的波形并观察其变化并分析
 - 修改Ca的值, 仿真VTST的波形并观察其变化并分析
 - 令输入为正弦信号
 - 瞬态分析,对VTST进行采样并存储成文本文件,并用MATLAB导入并做谱分析,求出 SNDR, HD2, HD3, SFDR等指标
 - 对MSB电容加入2% mismatch,通过上一步方法仿真SNDR等指标
 - 对Ca电容加入2% mismatch,通过上一步方法仿真SNDR等指标
- 就电路中的模型替换成实际工艺库中的元件,完成后再仿真验证

实验5 异步SAR ADC

- 阅读SAR_ADC_ASYNC_8B_TB schematic,分析电路中各模块的功能
- 对电路进行瞬态仿真
 - 查看CDAC输出VO, SAR Logic输入输出的波形
 - 对理想8bit DAC的输出VTST进行采样并存储成文本文件,并用 MATLAB导入并做谱分析,求出SNDR, HD2, HD3, SFDR等指标
 - 对MSB电容加入2% mismatch,通过上一步方法仿真SNDR等指标
 - 对MSB-1电容加入2% mismatch, 仿真SNDR等指标并对比
- 带噪声瞬态分析
 - 对理想8bit DAC的输出AOUT进行采样并存储成文本文件,并用 MATLAB导入并做谱分析,求出SNDR, HD2, HD3, SFDR等指标
 - 修改单位电容Cu的值,然后仿真ADC的SNDR指标并比对
 - 修改比较器电路,加大其工作电流,然后仿真ADC的SNDR指标并 比对
- 转换速度优化
 - 通过查看比较器输入端的波形,分析ADC的最高转换速度
 - 优化异步逻辑,来优化A/D转换速度