功率MOSFET基本特性

主讲人:罗波 E-mail:blue2551166@163.com

第0部分 功率MOSFET概述

- 新型电力电子器件的主要代表,主要的一类是 MOS型功率器件,如垂直扩散MOS (VDMOS),绝缘栅双极晶体管(IGBT)。
- 1971年Y. Tarui等人提出横向双扩散MOS(LDMOS)
 结构
- 电子科大微固学院陈星弼院士提出Coo1MOS结构是 功率MOS上的一次革命,突破了硅极限

国内外相关公司

ST http://www.stmicroelectronics.com.cn/ IR http://www.irf.com/ 安森美

http://www.onsemi.com/PowerSolutions/home.do

Fairchild http://www.fairchildsemi.com/

华晶 http://www.crhj.com.cn/

功率VDMOS的发展趋势

■ 新材料

□ 如SiC

■ 新结构

□ 如Trench MOS结构、Super Junction

■智能功率器件

□ 集ESD保护、过流保护、过温保护、ESD保护、抗辐照、 有源钳位功能于一体

Power Integrated Technology Lab

功率VDMOS的应用概述

开关电源
通信(包括手机)
汽车、电脑及便携式电器
工业、航天、家电、办公用品.....
世界市场约为二三十亿美元

MOS类器件的发展,使电力电子市场的覆盖范围有了根本的变化

工业控制(27%)、日用电路(24%)、通信(17%)、计算机及各种用电池的小型电器(16%)、汽车电子(12%)。

一、电机调速

目前世界上有超过100亿个大小马达在运转,有30%的能量消耗在电机中。约有15~ 20%的中小电机已采用电子控制,使用了约 33%的晶体管。电机调速方面的功率器件正 逐年增加,目前中国正处在一个新的空调热, 单就这一项其市场就够可观的了。

二、节能灯

现有技术已经把振荡用的两个功率 MOSFET和控制IC做在一个塑料封装内,使 电路进一步简单。美国几乎有一半电力消耗 在照明和电机方面,所以对照明节能是十分 重视的。据估计每个节能灯管每年可节电 30~70美元。在双极型晶体管的市场正在萎 缩的形势下,中国因节能灯的需要,使其市 场却在飞速发展。

三、便携式电器

由于新一代MOS器件有极低的正向阻抗,可使供给这些电池的寿命增加1~4倍(例如用于CD唱机中,电池寿命提高3倍)。引发了一种可随身携带,并可随时随地工作的电器一便携式电器的出现。它使人们可以在旅游、家里、野外等各种空间和时间内进行工作、通信和娱乐活动。这些电器包括:

膝上式或笔记本计算机、移动电话、移动硬盘驱动器、掌上游戏机、掌上无线电通信、便携式音/视频设备、CD唱机、可充电剃须刀、电动牙刷等等。

Power Integrated Technology Lab

四、汽车电子

现代的汽车中,为了改善发动机性能,提供更 为安全和舒适的环境,有许多部分都要用到半导体器 件(每辆汽车中的功率器件,可达200个之多)。如 发动机控制单元:燃油注入控制器、点火控制、变速 器等等;舒适适用部件:动力驾驶盘、动力窗、动力 门锁、照明控制、空调、音响等;之外还有安全要求 方面。所以中国潜在的汽车市场给功率半导体的发展 提供了一个很大的空间。

五、开关电源

中国在通信方面的市场潜力是世界上最大的,通信电源是功率半导体的主要市场之一(当然开关电源不仅用于通信电源,也包括用于计算机主机、工业、仪表、医药等)。MOS器件在整流电源、DC-DC电源中起着关键的作用。可以说,功率MOSFET是开关电源的第一用语。由于开关电源目前有低输出电压的趋势,新一代MOSFET就更为适用。

第二部分 半导体基本知识

此章节介绍半导体描述基本概念 若理解出现问题,相应结果可作为定理或 者结论

2.1 半导体的能带

纯净的Si不导电,必须在Si中掺入N型杂质或者P型杂质才能导电
N型半导体为在硅中掺入P,AS等五簇元素
P型半导体为在硅中掺入B等三簇元素
替位式杂质与间隙式杂质
为了描述方便,所以引入了能带结构来解释半导体的物理运动与现象

2.1.1 半导体的表征



n_i=1.5e¹⁰ 与掺杂无关,与温度关系明显 温度升高Eg 减小导体-绝缘体

Power Integrated Technology Lab

2.1.2 N型半导体 ■硅中掺入五簇元素



■注意其电离出自由电子

替位式杂质

2009-3-22



2009-3-22





■ 电离结果: N_A⁻+空穴

Power Integrated Technology Lab



■施主与受主先进行杂质补偿,先电离!

Power Integrated Technology Lab

2.2 半导体中载流子分布

■ 2.2.1 费米能级

1、费米分布函数 电子遵循费米-狄拉克(Fermi-Dirac)统 计分布规律。能量为E的一个独立的电子态被 一个电子占据的几率为

$$f_n(E) = \frac{1}{\frac{E-E_F}{1+e^{\frac{E-E_F}{k_0T}}}} \longrightarrow$$
 电子的费米分布函数



■费米能级是载流子能量的一种表征

Power Integrated Technology Lab



E_F的位置比较直观地反映了电子 占据电子态的情况。即标志了电子填 充能级的水平。**E**_F越高,说明有较多 的能量较高的电子态上有电子占据。

■费米能级是载流子能量的一种表征



$$n_0 = n_i \cdot e^{\frac{E_i - E_F}{k_0 T}}$$
$$p_0 = n_i \cdot e^{\frac{E_i - E_F}{k_0 T}}$$

• $\diamond E_F = (E_C + E_F)/2, n_0 = p_0 = n_i$

■ NC, NV为电子有效态密度, 为定值, 查表可得

2009-3-22



■掺杂浓度影响着费米能级

2009-3-22

■ 对于一般的半导体, 室温下其杂质全部电离

$$n_0 = n_D^+ = N_D$$

 $n_0 p_0 = n_i^2$

■ 查表得出NC,NV从而得到其能带的分布

■ 例如: 对于一块Si掺杂P浓度为6e15cm^{-3,} 求其费 米能级位置?

Power Integrated Technology Lab

2.3 迁移率与电阻率

假设讨论的是
$$m型半导体,电子浓度为$$

 m_0 ,在外电场下通过半导体的电流密度

$$J_n = -n_0 q \mathbf{v}_d$$

■载流子移动形成电流,n₀q为所带电荷

$$J_{n} = \sigma_{n} E$$
$$\sigma_{n} = n_{0} q \left(\frac{v_{d}}{E}\right) = n_{0} q \mu_{n}$$

Power Integrated Technology Lab



表明了在单位电场下的迁移速率 对于空穴有类似的定义,一般情况下电子 迁移率1350 VS/cm²,空穴为500 VS/cm²

$$\sigma = \sigma_n + \sigma_p$$
$$= nq\mu_n + pq\mu_p$$

■非常重要的公式:一般情况下,只有一项

Power Integrated Technology Lab



■ 电离杂质散射, 库伦散射 ■ 使得路程变长,相当于迁移率降低

*散射几率₽,∝N,***T^{-3/2}**

Power Integrated Technology Lab



第三部分 低压MOSFET

此章公式推导较复杂只注重其定性结果 功率MOS只在低压MOS的基础上扩展了漂移区,很多结果可以推导到高压MOS管

3.1 MOS管工作原理

当 VGS < VT(称为阈电压)时,N+型的源区与漏区之间隔着 P 型 区,且漏结反偏,故无漏极电流。当 VGS > VT 时,栅下的 P 型硅表 面发生 强反型,形成连通源、漏区的 N 型 沟道,在 VDS 作用下产 生漏极电流 /D 。对于恒定的 VDS ,VGS 越大,沟道中的电子就越 多,沟道电阻就越小,/D 就越大。



Power Integrated Technology Lab



V_T > 0 时,称为增强型,为常关型。
 V_T < 0 时,称为耗尽型,为常开型。

线性区:可以作为电阻 饱和区:沟道长充调制效应 夹断区:漏电流

判断标准???





2009-3-22

3.2 MOS管的阈值电压

定义: 使栅下的硅表面处开始发生强反型时的栅电压称为阈电压(或开 启电压), 记为 V_T。

定义: 当硅表面处的少子浓度达到或超过体内的平衡多子浓度时, 称为

表面发生了 强反型。

$$\phi_{\rm FP} = \frac{1}{q} (E_{\rm i} - E_{\rm F}) = \frac{kT}{q} \ln \frac{N_{\rm A}}{n_{\rm i}} > 0$$

$$n_0 = n_i \cdot e^{-\frac{E_i - E_F}{k_0 T}}$$

$$p_0 = n_i \cdot e^{\frac{E_i - E_F}{k_0 T}}$$



Power Integrated Technology Lab

2009-3-22

$$V_{\rm T} = \varphi_{\rm MS} - \frac{Q_{\rm OX}}{C_{\rm OX}} + K (2\varphi_{\rm FP})^{\frac{1}{2}} + 2\varphi_{\rm FP}$$

$$PMOS \qquad \qquad V_{\rm T} = \phi_{\rm MS} - \frac{Q_{\rm OX}}{C_{\rm OX}} - K(-2\phi_{\rm FN})^{\frac{1}{2}} + 2\phi_{\rm FN}$$

$$f_{\rm T} = \phi_{\rm MS} - \frac{Q_{\rm OX}}{C_{\rm OX}} - K(-2\phi_{\rm FN})^{\frac{1}{2}} + 2\phi_{\rm FN}$$

$$f_{\rm T} = \phi_{\rm MS} - \frac{Q_{\rm OX}}{C_{\rm OX}} - K(-2\phi_{\rm FN})^{\frac{1}{2}} + 2\phi_{\rm FN}$$

$$f_{\rm T} = \phi_{\rm MS} - \frac{Q_{\rm OX}}{C_{\rm OX}} - K(-2\phi_{\rm FN})^{\frac{1}{2}} + 2\phi_{\rm FN}$$

$$f_{\rm T} = \phi_{\rm MS} - \frac{Q_{\rm OX}}{C_{\rm OX}} - K(-2\phi_{\rm FN})^{\frac{1}{2}} + 2\phi_{\rm FN}$$

$$f_{\rm T} = \phi_{\rm MS} - \frac{Q_{\rm OX}}{C_{\rm OX}} - K(-2\phi_{\rm FN})^{\frac{1}{2}} + 2\phi_{\rm FN}$$

$$f_{\rm T} = \phi_{\rm MS} - \frac{Q_{\rm OX}}{C_{\rm OX}} - K(-2\phi_{\rm FN})^{\frac{1}{2}} + 2\phi_{\rm FN}$$

$$f_{\rm T} = \phi_{\rm MS} - \frac{Q_{\rm OX}}{C_{\rm OX}} - K(-2\phi_{\rm FN})^{\frac{1}{2}} + 2\phi_{\rm FN}$$

$$f_{\rm T} = \phi_{\rm MS} - \frac{Q_{\rm OX}}{C_{\rm OX}} - K(-2\phi_{\rm FN})^{\frac{1}{2}} + 2\phi_{\rm FN}$$

2、影响阈电压的因素

当 $V_{\rm S}$ = 0, $V_{\rm B}$ = 0时, N沟道与P沟道MOSFET的阈电压可统一写为



一般来说,当 T_{ox} 减薄时, $|V_{\text{T}}|$ 是减小的。

早期MOSFET的 T_{ox} 的典型值为150nm,目前高性能

MOSFET的Tox可达10nm以下。

2009-3-22

b) 衬底费米势 ϕ_{FB}

c) 功函数差 𝖗_{MS}

d) 耗尽区电离杂质电荷面密度 $Q_{\rm AD}$

e) 栅氧化层中的电荷面密度 Q_{OX} (氧化层质量变差)

调整阈电压主要是通过改变掺杂浓度N(例如离子注入)和 改变栅氧化层厚度T_{ox}来实现。

阈电压具有负温系数P 沟道 MOSFET 的阈电压具有正温系数

Power Integrated Technology Lab
3 衬底偏置效应: $V_{\rm T}$ 随 $V_{\rm BS}$ 的变化而变化。 $\Delta V_{\rm T} = (V_{\rm T})_{V_{\rm BS}<0} - (V_{\rm T})_{V_{\rm BS}=0}$ $= K \left(2\varphi_{\rm FP} \right)^{\frac{1}{2}} \left[\left(1 - \frac{V_{\rm BS}}{2\varphi_{\rm FP}} \right)^{\frac{1}{2}} - 1 \right] > 0$

当栅上加一定的正电压VG,由于MOS的电容结构,将 在栅极板和栅下面的衬底区域(下极板)分别感应出 正、负电荷,下极板电荷包括两部分:沟道区反型层电 荷和耗尽区电离受主电荷。最终达到平衡时,上、下"极 板"的电荷数量相等,极性相反。如此时恰好沟道达到强 反型,则对应的VGS即为阈值电压Vth。而如果源衬反 接,即VSB>0,P型衬底和N+源区构成的PN结反偏,结 两侧的耗尽区宽度增宽,而衬底掺杂浓度不变,使得沟 道区下面的耗尽区电离受主增多。原来建立的上下极板 感应电荷平衡被打破,如要保持沟道区导电电荷数目不 变(强反型),就必须增加上极板的电荷量,即增大栅 压,VG增大,导致Vth增大。表现出来即为体效应。



Power Integrated Technology Lab

3.3 MOS管的IV特性



$$J_{n} = -q\mu_{n}nE_{y} = q\mu_{n}n\frac{dV}{dy}$$
$$I_{D} = Z\mu_{n}\int_{0}^{b}qndx\frac{dV}{dy} = -Z\mu_{n}Q_{n}\frac{dV}{dy}$$
$$Q_{n} = -C_{OX}(V_{G} - V_{B} - V_{FB} - \varphi_{S}) - Q_{A}$$
$$Q_{A}(y) = -qN_{A}x_{d} = -\left\{2\varepsilon_{s}qN_{A}\left[2\phi_{FP} - V_{B} + V(y)\right]\right\}^{\frac{1}{2}}$$

止式积分结果很复杂,忽略作近似处理可以得到以下结果

$$I_{\rm D} = \beta \left[(V_{\rm GS} - V_{\rm T}) V_{\rm DS} - \frac{1}{2} V_{\rm DS}^2 \right]$$

上式表明, *I*_D 与 *V*_{DS} 成 抛物线关系,实际上电流上升 以后不会再上升所以其饱和电流为上式最大值!

$$I_{\text{Dsat}} = \beta \left[(V_{\text{GS}} - V_{\text{T}}) V_{\text{Dsat}} - \frac{1}{2} V_{\text{Dsat}}^2 \right] = \frac{1}{2} \beta \left(V_{\text{GS}} - V_{\text{T}} \right)^2$$
$$V_{\text{Dsat}} = V_{\text{GS}} - V_{\text{T}}$$
$$\beta = \frac{Z}{L} \mu_p C_{\text{OX}}$$

以上公式虽然是近似的,但因计算简单,在许多场合得到了广泛的应用

$$R_{\rm on} = \frac{V_{\rm DS}}{I_{\rm D}} = \frac{1}{\beta(V_{\rm GS} - V_{\rm T})} = \frac{L}{Z\mu_{\rm n}C_{\rm OX}(V_{\rm GS} - V_{\rm T})}$$

Power Integrated Technology Lab

3.4 速度饱和对饱和漏源电压的影响

短沟道**MOSFET**中,因沟道长度L很小, $E_y = -\frac{dV}{dy}$ 很高, 使漏极附近的沟道尚未被夹断之前, E_y 就达到了临界电场 E_C , 载流子速度v(L)就达到了饱和值 v_{max} ,从而使 I_D 饱和。

已知 $V_{\text{Dsat}} = V_{\text{GS}} - V_{\text{T}}$ 为使沟道夹断的饱和漏源电压,也就是 使 $Q_{n}(L) = 0$ 的饱和漏源电压。

现设 V'_{Dsat} 为使 $v(L) = v_{\text{max}}$ 的饱和漏源电压。经计算,

Power Integrated Technology Lab

速度饱和电流值

$$I_{sat} \approx Z \mu_n C_{OX} (V_{GS} - V_T) E_C$$

 $I'_{Dsat} \approx Z C_{OX} (V_{GS} - V_T) V_{max}$
特点: $I'_{Dsat} \propto (V_{GS} - V_T), I'_{Dsat} 与 L 无关.$

$$g'_{\rm ms} = \frac{\mathrm{d}I'_{\rm Dsat}}{\mathrm{d}V_{\rm GS}} = Z\mu_{\rm n}C_{\rm OX}E_{\rm C} = ZC_{\rm OX}v_{\rm max}$$

特点: 与 (VGS-VT) 及 L 均不再有关, 这称为 跨导的饱和。

Power Integrated Technology Lab

第四部分 功率MOSFET (1)

■对于低压MOS的理论用到功率MOS场合

Power Integrated Technology Lab



Power MOSFETs $\begin{cases} Current: > 1 \text{ A} \\ \\ Voltage: > 10 \text{ V} \end{cases}$

State-of-Art: 100 A/ 30 V; 10 V / 1500A 60V/200A/2MHz 500V/50A/100kHz





单极载流子器件不可调各的矛盾

Power Integrated Technology Lab

First, the drain-source spacing has to be increased in order to obtain a high voltage blocking capability and there is strong effective channel length effect.



Lateral MOSFET structure supporting larger drain-source voltage. (a) conventional structure showing the effect of the drain-substrate depletion layer reducing the effective channel length from *L* to *L*'. (b) use of a *lightly doped drain* diffusion to minimize channel-length modulation.

Power Integrated Technology Lab

 \checkmark The second disadvantage of the lateral power MOS transistor arises from the need to make all three connections on the same, upper surface. While this facilitate the monolithic integration of components, it complicates the metallization required for a single power devices.

 \checkmark But there is thus a low silicon utilization factor.





- 1. 避免了大范围沟道长度调制效应
- 2. 电流在中间较集中
- 3. 尖端电场强度较大,容易发生雪崩电离,使器件击穿
- 4. 纵向器件, 电流密度高(current density)

2009-3-22



V-groove is formed by anisotropically etching



4.2.2 VUMOS





◆ 工艺刻蚀过程复杂◆<111>上原子密度大,其迁移率比较小

Power Integrated Technology Lab

4.2.3 VDMOS---- vertical double-diffusion MOSFET



◆ 纵向器件 ◆<100>晶面上迁移率较大

2009-3-22



N-substrate

1, 生长栅氧化层

2009-3-22



N-substrate

2, 栅刻蚀

2009-3-22



2009-3-22





2009-3-22

4.2.4. UMOS (Trench-gate MOSFET, TMOS, UMOSFET, Rectanglegate MOSFET, RMOS)



- High cell density such as 30 M cell/inch² for 2SK2985 trench power MOSFET of TOSHIBA:
- $V_{\text{DSS}}=60 \text{ V},$
- R_{DS} (on)=5.8 m Ω MAX;
- March 2002,
- AATI: TrenchDMOSTM 287M cell/inch² (0.35µm)

增加元胞密度(DMOS多个元胞并联)





1 消除了JFET区,元胞密度能做大 2 电子积累区扩展,降低导通电阻 3 边沿电场集中,易击穿

$$\sigma_{n} = n_{0}q \left(\frac{v_{d}}{E}\right) = n_{0}q\mu_{n}$$

Power Integrated Technology Lab

4.3 器件结构

4.3.1 器件结构

■ 传统的横向结构MOSFET, 其导电沟道电阻与其 长度成正比,为使漏结具有高的击穿电压,沟道 长度就必须超过漏结在沟道一侧的空间电荷区厚 度以避免穿通。高击穿电压需要长沟道,但会增 大沟道电阻,减小电流额定值。对于大功率场合 的MOS需要一个非常短的沟道,同时,在漏区 也需要轻掺杂,以使反偏压下漏结处的空间电荷 层向漏区中扩展,而不是向沟道那一侧的扩展。 为解决这个问题,人们提出了垂直结构的功率 MOS,包括V型槽,U型槽等结构,但最流行的 还是垂直双扩散MOS,即VDMOS。

2009-3-22

通过在氧化层掩膜的同一窗□ 处相继扩散受主和施主杂质, 形成沟道。一个高质量的热生 长二氧化硅层构成绝缘层,其 厚度的典型值为100nm。而栅 接触层则通常是淀积在氧化层 之上的重掺杂N型多晶硅,特 殊情况下也可以采用铝栅。通 常将栅极接触再用二氧化硅绝 缘层覆盖起来,这种氧化层用 化学气相淀积法制作。将漏极 接触放置在硅片的另一面,就 形成垂直双扩散



其电阻的构成

4.3.2 器件工艺与版图

A basic single MOSFET cell is made up of four semiconductor layers: the $N^+-N^--p-n^+$ structure as show as following.



The basic channel is in the p-region beneath the gate layer between the n^+ source and the n^- drain region. The p-region is also called the body region. The bulk of the body region is electrically shorted to the source region thus effectively shorting the n^+p junction. The n^- layer serves as the drift region to support the drain blocking voltage. (Ron~BV)



Power Integrated Technology Lab

In many applications, especially in the high-voltage applications, a n-buffer layer is added between the n-drift region and N⁺ substrate. In the surface, a P⁺ region is used as shown in below to restrain the effect of the parasitic bipolar transistor.



Layout Overview of the Power MOSFET



迁移率的负温度特性使其能够并联



➤A power MOSFEET is a discrete device but has tens or hundreds of thousands of individual <u>cells paralleled</u> together in order to reduce the resistance.

➢ Varies <u>cell patterns</u> have been studied involving a consideration of the <u>on-state resistance.</u>

♦ C. Hu, M. –H. Chi, and V. M. Patel, "Optimum design of power MOSFET's", *IEEE Trans. Electron Devices*, 1693-1700 (1984);

✤ H. –R. Chang and B. J. Baliga, "Impact of cell breakdown upon power DMOSFET on-resistance", *IEEE Trans. Electron Devices*, 2360 (1987).

六边形,四边形,三角形??

Power Integrated Technology Lab



The layout overview of a power MOSFET








The MOSFET cell contains an integral pn⁻n⁺ diode from the pbase region to the drain terminal. This is called the body diode. The p-base region is in contact with the source metal, hence, the p-i-n diode appears in anti-parallel with the MOSFET device.



Parasitic Bipolar Transistor

Besides the integral body diode, a parasitic BJT also exists in the MOSFET structure. The p-region serves as the base of this parasitic BJT. The BJT must be kept cut off at all times. This is done by shorting the base (p-body) to the emitter (n⁺ source) by a common metal covering. The internal base of the transistor is connected to the source metal through a resistance R_B , the resistance of the lateral p-region.



4.4.2 功率VDMOS的I-V特性

■ 为了对功率VDMOS与一般MOSFET的I-V特性的异同 有一个清楚的了解,我们在讲功率VDMOS的I-V特性 之前,先简单介绍一般MOSFET的I-V特性。 ■ 栅电压VG低于阈值电压Vth时,没有反型沟道,漏极 电流ID为零,但当VD大于击穿电压时, ID猛增。 ■ VG超过Vth后,栅下的半导体表面出现反型层,电子 就可以从源极出发,经由反型的导电沟道流向漏区。 理想情况下(1)只考虑漂移电流: (2) 反型层内的 载流子迁移率是常数; (3) 沟道掺杂均匀; 向泄漏电流很小,可以忽略; (5) 沟道内的横向电场 (垂直于电流方向)远大于纵向电场(平行与电流方句),即所谓缓变沟道近似。横向结构MOSFET的电 $I_{D} = \frac{C_{OX} * u_{n} * Z}{L} [(V_{gs} - V_{th})V_{D} - \frac{V_{D}^{2}}{2}]$ 流公式为: 其中,Z是栅的总宽度,L为沟道长度,Cox代表单位 面积氧化层电容, un是电子迁移率, Vth是阈值电压。 2009-3-22

根据上式,当VD很小时,ID与VD成线性关系,称为线性 区或三极管区,当VD=VG-Vth时,电流最大,这时的VD 称为漏饱和电压VD(sat)。当VD>VD(sat)时,沟道末端出 现耗尽区,其上压降为VD-VD(sat),而沟道中电场近似不 变,故电流不变,称为饱和区:

$$I_{D(sat)} = \frac{C_{OX} * u_n * Z}{2L} (V_{gs} - V_{th})^2$$

上述一般MOSFET的简单理论对功率VDMOS只在VD极小时适用,当VD较大时,N-耗尽层向N+方向扩展,而有源区沟道末端的有效漏电压远低于VD,且电流流过外延区还要产生压降,使问题复杂化。

右图表示了功率VDMOS不同VG值下 的ID-VD特性,源电位为零,因此VD 代表漏-源电压, VG代表栅-源电压, 总的来讲可以分为六个区域: (1) 截止 区,这是VG≤Vth的情形,VD从零开 始变大, 电流始终接近于零, 直到达 到击穿电压V(BR)DSS为止; (2) 欧姆 区,又称线性区,这是VG>Vth但 VD<VG-Vth的情形,这时沟道未夹 断; (3) 饱和区, 这时 VD>VG-Vth, 且VG>Vth,沟道已夹断,VD增大, ID变化很小; (4) 击穿区, 这时 VD≥V(BR)DSS, 电流没有限制的情 形; (5) 源漏二极管的正向偏置区, 这 时源接正电压,漏接负电压,与源相 通的P衬底和N+之间的PN结上加了正 向偏压, 电流随电压增加而急剧增 加。(6) 准饱和区, VG很大时, ID本ii 身很大,但随VG的增大没有明显的增 加。



2009-3-22

■ 功率VDMOS的特点之一是在饱和区,ID随VG是 线性增加的,这时跨导是常数。这是因为,功率 VDMOS的沟道很短(L<2um),因此沟道中电 场在饱和区时是很高的,当沿沟道的电场超过 10°V/m时, 电子迁移率会减小, 直到在 5×10°V/m的电场下,电子的漂移速度达到 9×104m/s的饱和值。当沟道长度为1um时,在 沟道电压大于1V的条件下上诉情况就会发生。 一旦在沟道漏端发生漂移速度饱和,漏极电流就 与沟道两端的压降 Vch 无关, 但仍与反型沟道中 的电荷密度成正比,从而与(VGS-Vth)成正比。

■ 功率VDMOS与一般MOSFET一个显著不同之处 是在饱和区输出特性曲线很平,即输出阻抗很 高,远大于一般MOSFET。这是因为对有源区起 有效漏电压作用的VD'本身远小于漏电压VD,当 VD变化时,由于P阱对电场有一定的屏蔽作用, P区的表面的边界上电位VD′变化甚小。再者, 这时沟道区电子本身速度是饱和的,随VD'的变 化又极小,因此,电流几乎与VD值无关,即沟 道长度调制效应不明显。

■ 再一个与一般MOSFET不同处是后者一般没有准饱和区,功率 VDMOS这一区的特点是: (1) VD增加 / D也增加 (不饱和); (2) VG增加,ID几乎不增加,即VG增加时VD-ID表现有一极限, 别是高耐压的功率VDMOS更加明显。其解释如下: 在栅氧化层 下方两个P阱之间的的漏区,构成了一个导电的瓶颈, 用Ri表示 这一段电阻。PN结空间电荷区会随电压VDS变化而扩展或收 缩,所以Rj的阻值是VDS的函数。该区域类似于一个寄生 JFET, VDS增大时, 空间电荷区主要向低掺杂的N-区扩展, 瓶 颈区变窄, Ri增大, 若其远远大于其它电阻成分, 则此时栅压对 沟道电阻Rch和和积累层电阻Ra的调制作用完全可以忽略,失去 了对MOS电流的控制作用,跨导急剧下降到接近于零,故电流 几乎不因VG增大而增大。又因为Ri的存在,有源区的漏电压VD' 始终低于夹断电压,电流不会饱和。



The potential distribution of the power MOSFET at the high drain bias.



>The channel length has a strong influence on the on-resistance.

The channel length is also determined by the premature reach-through breakdown.

Power Integrated Technology Lab

2 雪崩击穿



Cell Pitch小,其有电场曲率效应

Power Integrated Technology Lab

3寄生三极管二次击穿



The effect of the P⁺ region

基极电阻降低,其PN结不能开启

2009-3-22

4.6 导通电阻

- 导通电阻决定了功率MOSFET 的最大额定电流,是最重要的参 数之一
- 功率MOSFET由许多单元并联而成,由于导通电阻与面积成反比,因此本节讨的均为单位面积的导通电阻。VDMOSFET的导通电阻由N+源电阻,沟道电阻,晶栅下积累层电阻,JFET区电阻,漂移区电阻,衬底电阻和接触电阻组成。



$$\blacksquare R_{on} = R_{source} + R_{ch} + R_A + R_J + R_{drift} + R_{sub} + R_{contact}$$

■ VDMOSFET导通电阻构成如图

Power Integrated Technology Lab

1.源电阻

■ 源电阻由下式给出:

$$R_{source} = \rho_{N^+} \times \frac{L_S}{d_{N^+} \times Z}$$

上式中,为单位面积的沟道宽度 (cm/cm2),为源区的结深,为沟道末端到 源金属接触的距离。

2. 沟道电阻

沟道电阻主要由Lch,Z,Cox,VG决定。 我们可通过保持z减小lch得到这就要求高的元胞密度,同时小心控制P-body和n+ 射极扩散的分布,防止reach-through击 穿的发生。

$$R_{ch} = \frac{V_D}{I_D}\Big|_{V_D:small} = \frac{t_{ox}L_{ch}}{\varepsilon_{ox}Z\mu_{nC}(V_G - V_{th})}$$

3 积累层电阻

从沟道进入JFET区的电流散射主要由积累层电 阻所致,而积累层电阻受控于积累层内的电荷和 其表面的自由载流子迁移率。

$$R_{A} = K \frac{t_{ox} L_{A}}{\varepsilon_{ox} Z \mu_{nA} (V_{G} - V_{th})}$$

上式K是二维效应常数,表征从沟道经积累层进入JFET区的电流。通常情况下K=0.6。La是积累层长度。

Power Integrated Technology Lab

4 JFET电阻

JFET电阻是两相邻P-body间的漂移区电阻。如果耗尽 区垂直方向的压降效应被忽略,该电阻能较容易算出。 假设积累层的电流均匀流进耗尽区。

$$R_{j} \approx \frac{\rho_{d}}{Z} \left(\frac{L_{A}}{2} - W_{d} \right)$$

上式wj中为P-body的结深,wd为器件工作时漂移区内的耗尽层宽度。高压功率VDMOSFET的漂移区一般掺杂浓度较低来承受高压,因此其耗尽层宽度wd很大,导致rj迅速升高。该问题可以通过增加多晶栅宽来解决,但同时产生元胞密度和耐压的降低。所以,我们需要在电阻和耐压之间不断折衷。

5 漂移区电阻

■ 在对漂移区电阻的分 析中,有很多模型。 在此我们假设从 JFET区流进漂移区 的电流分布如图2-10 所示,梯形的高度由 多晶窗口宽度、Pbody结深和耗尽层宽 度决定。



$$R_{D1} = \int_0^t \frac{\rho_d}{\left(L_A - 2W_d + 2x\right)Z} \, dx = \frac{\rho_d}{Z} \ln\left(\frac{L_A - 2W_d + 2t}{L_A - 2W_d}\right)$$

$$R_{D2} = \rho_D \left(W_{epi} - t - W_d - W_j \right) / ZL$$
$$R_D = R_{D1} + R_{D2}$$



对于高压功率VDMOSFET,衬底电阻可以 忽略不计。但对于耐压低于50V的低压功率 VDMOSFET,衬底电阻是导通电阻中的重 要部分,特别是当晶圆需要衬底足够后维 持晶圆的强度以满足器件制造要求的情况 下。

$$R_{sub} = \rho_{sub} \times d_{sub} / ZL$$

7 接触电阻

- 当源金属和源区的接触面积占整个元胞面积很小一部分时,将有限接触电阻考虑进导通电阻是很重要的。而由于漏区金属覆盖了整个漏区,所以漏区接触电阻较小
- 当器件按比例缩小时,源接触电阻在导通电阻中 占的比例将迅速上升,由此在高密度器件的制造 中常用硅化物替代铝作源接触金属。

≻In the on-state, the MOSFET operates in the ohmic mode.

➤The conduction loss of the power MOSFET is specified by the on-resistance.

Specific On-Resistance $R_{on,sp}$ = on-resistance × area

$$R_{on} = \frac{R_{on(cell)}}{N_{cell}}$$

 N_{cell} is the total number of the cell in the chip.

The on-state resistance is the equivalent resistance between the source and drain terminals.



$$R_{on} = R_{source} + R_{ch} + R_A + R_J + R_{drift} + R_{sub} + R_{contact}$$

Power Integrated Technology Lab

Reduce Source Resistance:



$$R_{source} = \rho_{N^+} \times \frac{L_S}{d_{N^+} \times Z}$$

Power Integrated Technology Lab



Power Integrated Technology Lab







$$R_{on,sp} (Si) = 5.93 \times 10^{-9} (BV)^{2.5}$$

= 187 m \Omega \cdot cm^{-2}
$$R_{on,sp} (4H - SiC) = 2.78 \times 10^{-12} (BV)^{2.5}$$

= 0.09 m\Omega \cdot cm^{2}
$$R_{on-sp(ideal)} = \frac{W_D}{q\mu_n N_D} = \frac{4BV^2}{\varepsilon_s E_C^3 \mu_n}$$

SiC Eg较大使得EC较大,电子迁移率高

4.7 功率VDMOS的热特性

器件特性随温度的变化总是非常重要。对于功率 VDMOS而言,其静态特性对温度的依赖关系, 主要由有效迁移率随温度的变化引起。已知它随 温度的增加而减小,常用的一个近似为:

$$u(T) = u(T_0) * (\frac{T}{T_0})^{-k_3}$$

其中,TO是室温,k3为一常数[14]。
另一方面,还要考虑到阈值电压Vth会随温度的升高而降低,因为此时费米能级会向本征费米能级移动。

4.7.1温度对导通电阻RDS(on)的影响

在线性区,VDMOS总的导通电阻可表示为以下六项之和(图3-1):源区电阻Rsource,反型层沟道电阻Rch,积累层电阻 Ra,"颈"部电阻Rj,漂移区电阻Repi,以及衬底电阻Rsub:

$$R_{DS(on)} = R_{source} + R_{ch} + R_a + R_j + R_{epi} + R_{sub}$$

由于源区和衬底区都是高掺杂, Rsource和Rsub阻值很小。我们 知道载流子的迁移率随温度升高而下降,在轻掺杂的硅中,迁移 率正比于T-2.6,在表面层中则正比于T-1.5。因此,可以预期:

$$R_{ch} + R_a \propto T^{1.5}$$

$$R_J + R_D \propto T^{2.6}$$

对于低电压功率VDMOS,外延层电阻率和厚度都较小,Rch和 Ra是导通电阻的主要部分,导通电阻随温度的变化趋势遵循式 面对于高压器件,外延层电阻将成为导通电阻的最太分量ogyLab

4.7.2 温度对阈值电压Vth的影响

阈值电压定义为使半导体表面为反型层时栅上所需加的电压。它由三部分组成: (1)栅上首先需加电压 VFB使半导体表面能带是平的; (2)若要表面反型,则半导体能带应有的弯曲,其中是体内费米能级到禁带中央的距离,故栅上还应再加的电压; (3)能带弯曲对应着表面反型层到体内有一过渡的耗尽层,如N+P结一样,此耗尽层有电荷面密度,NA为P型衬底的杂质浓度。这个负电荷需由栅上相应的正电荷来屏蔽,因此氧化层上又需加一个电压,综上所述,得到阈值电压:

$$V_{th} = V_{FB} + 2\Phi_{FB} + 2\frac{(qN_A\varepsilon_S\Phi_{FB})^{1/2}}{C_{ox}}$$

由于半导体的费米能级受温度影响,导致平带电压VFB和强反型时半导体表面势随温度变化。有研究表明,阈值电压Vth随着温度的升高几乎是直线下降的,且可近似地表示为:

$$V_{th}(T) = V_{th}(T_0) - k_4(T - T_0)$$

■ 其中, k4通常在0.5mV/K和4mV/K之间,该范围内的较大值对应于衬底掺杂浓度较高,栅氧化层较厚的情况。

Power Integrated Technology Lab

4.7.3 温度对漏-源击穿电压V(BR)DSS的影响

■ 当功率VDMOS漏-源PN结上施加的反向偏压增大到 **DSS**时, 就会发生雪崩击穿,反向电流密度突然 始迅速增大。流过PN结的反向电流主要是由P 子电流和由N区扩散到 甲 成。 当反向偏压很大时,势垒区中的电场很强, 组 干受到强电场的漂移所 和空穴由 们与势垒区内的晶格原 首户, 们 子碰撞出来,产生大量的电子空穴对, 能把价键 上的甲 势垒区单位时间内产生大量载流子,迅速增大了 反向 流, 这就是雪崩击穿的机理。 甲

当温度升高时,载流子无规则的热运动更加剧烈,于是 需要更大的电场以使载流子获得发生雪崩击穿的动能。 故温度越高,漏-源击穿电压V(BR)DSS越大。

Power Integrated Technology Lab

4.7.4 温度效应在ID-VGS曲线的体现

■ 由饱和区MOS的电流公式可以推出:

$$\sqrt{I_D} = \sqrt{u(T)} * \sqrt{\frac{C_{OX} * Z}{2L}} * [V_{GS} - V_{th}(T)]$$

因此,温度增加,通过VGS-Vth(T)的作用使漏端电流趋于增加,通过u(T)的作用使得漏端电流趋于减小。在大电流时,u(T)随温度升高而减小对电流产生的影响是主要的;在小电流时,VGS-Vth(T)对电流的影响是主要的。

第五部分 功率MOSFET (2) 动态特性及常见结构

■此章节是对于功率MOSFET认识的提升

Power Integrated Technology Lab



Switching time waveforms.

Limitation of high frequency

The transmit time across the drift region

The rate of charging of the input gate capacitance

Dominating for power MOSFET due to large active area.

Power Integrated Technology Lab



驱动功率VDMOS相当于驱动容抗网络,其输入 电容和栅极电阻一起基本决定了器件的开关速 度。然而,由于寄生电容在开关过程中并不是恒 定不变的,而是随偏压非线性变化。所以,要准 确模拟功率VDMOS的动态特性,就必须对其寄 生电容在开态、关态和开关转化期间随偏压的变 化趋势进行精确的建模,更加明确的说,就是要 准确模拟栅-源电容Cgs、栅-漏电容Cgd和漏-源电 容Cds随漏-栅电压VDG的变化趋势。


电容大小与其电荷关系紧密,具体解析解可以查阅相应公式。

Power Integrated Technology Lab

寄生电容随偏压VDG的变化趋势

- 图4-4 功率VDMOS寄生电容示意图
- 如图4-4所示,栅-源电容Cgs由栅-金属交叠电容Cgsm,栅-源区交叠电容Cgs1,栅-P阱区交叠电容Cgs2三部分并联而 成,故 Casm¹, $C_{gs} = C_{gs1} + C_{gs2} + C_{gsm}$ Casm¹, $C_{gs} = C_{gs1} + C_{gs2} + C_{gsm}$ 1 容:
- 其中,ASO是栅-源电极的交叠面积,LG
- 是栅电极的长度。 Cgs1是栅电极与N+源区的交叠电容,因为N+区的掺杂浓度很高,近似于金属的 性质。
- 其中,Z是栅宽,tox是栅氧厚度,AN+O 栅电极与N+源区的交叠面积,LN+O 是 栅电极与N+源区交叠的长度。
- 极与P阱区的 因P Cas2是 `MIS结构电容, 可看 VDG很负即VGS很 区表面为 VDG为负旧绝 层宽度 随VDG绝对值的减小而减小, 正,即VGS=0,VDS>0时, 当VDG为 电容Cgs2两 端的电压保持为零,其值基本不随 VDS 的增大而变化。







Drain **Power Integrated Technology Lab**

■ Cgs由两个常值电容和一个非线性电容构成,它随偏压 的变化趋势主要取决与Cgs2在整个Cgs中所占的比例大 小。Cgs基本上是按Cgs2的趋势变化的,说明Cgs2在 此功率MOS的栅-源电容中占有较大的比例。这是因为 此功率VDMOS的工作电流很大,因此需要较大的导电 沟道的面积,从而导致栅电极与P阱区的交叠面积增 大,对应的Cgs2也就较大。因此,采用一个常值电容 模型来描述 Cgs的方法不再适用,一个非线性的二极管 电容能更加精确的模拟此功率VDMOS的Cgs。

■ Cgs2大的原因还有Tox很薄,而栅电极到源电极 其距离比较宽

Power Integrated Technology Lab

漏电容Cgd主要是栅极和N型漏极间的MIS电容 光旱 () 本表面为 罢 三. 20 ĻÀ 所 全 ⇒ 끔 カ就等 S结构 13 '必 H Z世 度, (计型 П ÍĦ 1 東 上高 沪台 П 臣 达到 **S**申 农由科 训 三 谷决定 言 再随VDG的增大 ■漏-源电容(Cds是P阱区和 N-漂移| 之间的结电容,其

电容值与漏-源电压VDS的倒数的平方根成正比关系:

$$C_{ds} = \frac{\varepsilon_{si}}{W_d} = \sqrt{\frac{\varepsilon_{si} q N_{n^- drift}}{2V_{DS}}}$$

Power Integrated Technology Lab



一栅电阻源于栅电极上的分布电阻,与有源区面积成反比,功率VDMOS的最大开关频率(表征瞬态特性),受栅电阻与栅电容构成的RC电路的充放电时间决定:



 功率VDMOS传统多晶硅栅的典型方块电阻为 10Ω.cm2,对开关频率造成了较大的限制。已有 报道说,采用钼材料制作栅极,可以将开关频率 提高一个量级,已经开发出功率为100瓦,最大 开关频率为900MHz的功率VDMOS。

Reverse transfer capacitance (Miller capacitance) :



 $\frac{1}{C_{GD}} = \frac{1}{C_{ox}} + \frac{1}{C_{GD1}}$

C_{GD} is a nonlinear function of voltages and is the most important parameter because it provides a <u>feedback loop</u> <u>between the output and the</u> <u>input of the circuit.</u>

其反馈的电容值为(1+A)C_{GD}



 ∨_{GD}=V_{GS}-V_{DS}.
 At high V_{DS} and no gate bias we have V_{GD}=-V_{DS} and C_{rss} is dominated by the depletion capacitance C_{GD1}.
 When V_{GS} increase to above V_{th}, the device turns on, V_{DS} collapses to near zero and V_{GD}≈V_{GS}. The gate-to-drain capacitance then becomes dominated by the oxide capacitance.

2009-3-22

Input capacitance:

 $C_{iss} = C_{GS} + C_{GD}$

when the drain and source electrode are shorted

Output capacitance:

Total capacitance between the drain and the source with the gate and source shorted together.

$$C_{OSS} = C_{GD} + C_{DS}$$



5.2 栅电荷

- 恒定栅电流充电得到的栅电荷曲线,是功率VDMOS寄生电阻的另一种表现形式,因为充电电流恒定,栅电阻对此曲线没有影响。从电路设计者的角度而言,栅电荷曲线比C-V曲线更加有用。由Qg=lg*t可得到使器件在理想时间内开启所需的栅电流值。栅电荷Qg是功率VDMOS两个最重要的参数之一(另一参数为RDS(on))。使用非零VDS,提供Qg-VGS曲线已经成为一种标准,在Qg-VGS曲线里包含以下信息:
- · 共源输入电容, Ciss;
- · 共源反向传输电容, Crss;
- • 使器件开启必须加在栅上的电荷量;
- • 得到器件理想开关速度所需的栅电流;
- •器件在开关期间所损耗的能量。
- 电路设计工程师使用这些信息设计栅驱动电路,并估计器件性能。2009-3-22





区域3,当功率VDMOS完全开启后,漏-源电压稳定在正向导通压降, Cgd不再被密勒效应放大,此时输入电容Cin=Cgs+Cgd,但此MIS电容 Cgd两端的偏压情况与区域一时不同,其值要远大于区域1时的Cgd。表现在栅电荷曲线上,区域3中VGS上升的斜率要小于区域1。

Power Integrated Technology Lab



图2-13 VDMOS栅电容示 意图

栅电荷曲线如图所示,下
面分别对曲线的三个时间
段进行分析。



Period 1:

开始时,图2-12中MOS1关断,其漏源电压为Vdd。在时刻零点,栅电流(lg)被加到MOS1栅上。随着栅电流保持恒定, Cgs和Cgd以一恒定的速率充电,Vgs不断上升。

$$\frac{dV_{gs}}{dt} = \frac{Ig}{C_{gs} + C_{gd}}$$

- 由于此时漏端耗尽层宽度处于最大值,Cdgj和Cgd很小,可忽略,因此,Cds远大于Cgd。MOS1的漏源电压(Vds)保持为电源电压(Vdd),直到其栅源电压(Vgs)达到阈值(Vt)。
- MOS1的Vgs超过Vt,进入饱和区,漏电流随的Vgs增加而增加。

$$I_d = \frac{K_n}{2} (V_{gs} - V_t)^2 \qquad \qquad K_n = \mu_n \frac{W}{L} C_{ox}$$

■ 在Id达到Io之前,Id和Vgs不断上升。

2009-3-22

Period 2: :

栅电荷曲线处于水平区域,栅源电压恒定在:

$$V_{gs} = V_t + \sqrt{\frac{2I_o}{K_n}}$$

■ 由于Vgs保持恒定, 栅电流开始释放"密勒"电容(Cgd),

$$\frac{dV_{gd}}{dt} = -\frac{I_g}{C_{gd}}$$

■ 因此,Vds和栅下漂移区的耗尽区宽度Wgdj开始下降,Vds降为:

 $V_{ds}^{on} = I_o R_{ds}^{on}$

随着Wgdj的减小,耗尽区空间电荷释放进沟道,为使沟道保持电中性,栅上就必须充额外的电荷来补偿耗尽区的电荷,Cgdj和Cgd增加。Vds降到栅漏交叠电容消失的点(Vds<Vgs),Cgd迅速增加到Coxd。当耗尽区放电完毕,Vds继续减小到开态值(Vds=Vgs-Vth),MOS1进入线性区,且I-V特性变为:</p>

$$I_{o} = \frac{K_{n}}{2} \Big[2 \Big(V_{gs} - V_{t} \Big) V_{ds} - V_{ds}^{2} \Big]$$

Power Integrated Technology Lab

- Period 3:
- 由于漏电流继续保持恒定值(lo),并且Vds下降变缓, Vgs又继续增加,但增长的速率小于phase1部分,是因为此时与phase1相比,有更大的Cgd



Average Gate Driving Power Loss

$$P_{drive} = Q_G \times V_G \times f$$

Power Integrated Technology Lab

5.3 功率VDMOS的开关特性

■ 栅电容与栅电阻组成 的RC回路的充放电过 程是限制功率VDMOS 速度的主要因素,右 图给出了阻性负载的 开关特性测试电路, 其中包括负载及脉冲 电源, 电压源EG为矩 形脉冲, VG及IG的上 升及下降过程不难从 电容的充放电来理解



在脉冲加上时,由于存在输入电容,需要充电时间,栅上电压不能立刻达到终值。这时,晶体管处于关断状态,密勒效应不起作用,输入电容 Cin=Cqs+Cqd, $E_{\mathbf{g}}$ VG的上升过程为: $V_{G(t)} = E_G [1 - \exp(-t/R_g * C_{in})]$ Voltage (V) v_{G} 当VG(t)达到阈值电压Vth后,开始有漏电流。定义栅压从零增加到阈值电压的这段时间为导通延迟时间,容易得到: $t_{d(on)} = C_{in} R_g \ln(\frac{1}{1 - V_{ih} / E_c})$ t (S) 达到td(on)时间之后,VG大于Vth,电流ID会较快增长,它在RL上的压降造成VDS下降,通过"密勒效应"使输入电容增加,为Cin'。如令-dVD/dVG=K为电压放大系数,有: $l \leftarrow t_{d(off)} \rightarrow \leftarrow t_{f} \rightarrow$ d(A) $C_{in} = C_{gs} + (1+K)C_{gd}$ ID的下降时间tr定义为VDS下降到只有ED的10%时所需要的时间,如果这时对应的VG记作VG2, $\rightarrow |t_{d(on)}|$ t (S) 则容易证明:

 $t_r = C_{in} R_g \ln(\frac{E_G - V_{th}}{E_G - V_{G2}})$

以Eg将Cgd从Vth充电到Eg-Vg2

Power Integrated Technology Lab

实际开关电路中常采用过驱动,过驱动可提高噪声容限, 且对驱动条件不至于要求太严,但过驱动使关断过程发生 延迟,产生了一个关断延迟。经过关断延迟时间td(off) 后,VG又回复到VG2值,简单的分析表明:

$$t_{d(off)} = C_{in} R_g \ln \frac{E_G}{V_{G2}}$$

■ 经过关断延迟时间后, *ID*下降, 下降所需之时间*tf*为:

$$t_f = C_{in} R_g \ln \frac{V_{G2}}{V_{th}}$$

- 如图所示,从开关波形角度,定义开关时间参数
- 开关延迟时间*td(on)*: VGS 上升到10%开始到VDS降到' 90%结束的时间;
- 上升时间*tr:* VDS从90%下 降到10%的时间
- 关断延迟时间*td(off)*: VGS 下降到90%开始到VDS上升 到10%结束的时间;
- 下降时间*tf*: VDS从10%上 升到90%的时间





■4二次击穿

Power Integrated Technology Lab

5.5 dv/dt能力

■ dV/dt能力定义为MOSFET 所能承受的最大漏源电压上 升速率。如果超过这个速 率,栅源电压高于阈值电压 迫使器件进入导通模式产生 不必要的损耗且在一定条件 下会毁坏器件。dV/dt导致器 件开启有两种机理。下图显 示了包裹寄生晶体管的 power MOSFET的等效电路 模型。



■ ① 机理1:

- 第一种机理,dV/dt使器件开启是由栅漏电容(CGD)的反馈行为所
- 致。当一突然上升的漏源电压加在器件漏源两端,通过CGD产生 电流的流过栅电阻得:

$$V_{GS} = I_1 R_G = R_G C_{GD} \frac{dV}{dt}$$

当栅压超过器件阈值,器件被迫开启,该机理下的dV/dt能力由

下式确定:
$$\frac{dV}{dt} = \frac{V_{th}}{R_G C_{GD}}$$

【1011] 10111] 1011] 1011] 1011] 1011] 1011] 1011] 1011] 1011] 1011] 1011]

Power Integrated Technology Lab

■ ② 机理2:

第二种机理,dV/dt使器件开启是通过寄生晶体管的开启。当一 突然上升的漏源电压加在器件漏源两端,通过CDB产生电流的流 过基极电阻得:

$$V_{BE} = I_2 R_B = R_B C_{DB} \frac{dV}{dt}$$

如果位移电流足够大使寄生晶体管开启,那么MOSFET的击穿电 压将衰减至开基区晶体管的击穿电压。因此,该机理下的dV/dt 能力由下式给出:

$$\frac{dV}{dt} = \frac{V_{bi}}{R_B C_{DB}}$$

在这种情况下,要增加dV/dt能力,需采用body区重掺杂,降低基区电阻。如第一种机理,随着温度的升高,增大,下降,器件dV/dt能力变得更差,更容易导致器件的毁坏。

2009-3-22

5.6 CoolMOS



Power Integrated Technology Lab





Power Integrated Technology Lab

A $20m\Omega cm^2$ 600 V-class Superjunction MOSFET

Wataru Saito, Ichiro Omura, Satoshi Aida, Shigeo Koduki,



Proceedings of 2004 International Symposium on Power Semiconductor Devices & ICs.



