SPI总线简介

为了更快的响应数据，不少电路还扩充了中断引脚和一些电路控制引脚，通过模块GPIO来实现，如：

INT 模块引脚：任意GPIO        -从设备中断信号，通知主器件进行操作 （可选）

SPI还有一些突出的优势，因为主时钟是由主机进行同步的，因此在读写的时候主机时序要求宽松，既可以快速也可以慢速，只要时钟和数据位对齐即可，因此采用GPIO用软件模拟低速SPI非常容易，后面也会在实验中加以测试。

SPI的基本时序

在数据交换之前，主控制器和从设备会将存储器数据加载至它们的内部移位寄存器。

收到时钟信号后，主控制器先通过 MOSI 线路时钟输出其移位寄存器的 MSB。同时从设备会读取位于 SIMO 的主控器第一位元，将其存储在存储器中，然后通过 SOMI 时钟输出其 MSB。主控制器可读取位于 MISO 的从设备第一位元，并将其存储在存储器中，以便后续处理。

整个过程将一直持续到所有位元完成交换，而主控器则可让时钟空闲并通过 /SS 禁用从设备。

除设置时钟频率外，主控制器还可根据数据配置时钟极性和相位。这两个分别称为 OPOL 与 CPHA：

CPOL = 0 时，时钟空闲在逻辑 0 位置上：

如果 CPHA = 0，数据在 SCK 的上升沿读取，在下降沿变化。
如果 CPHA = 1，数据在 SCK 的下降沿读取，在上升沿变化。

CPOL = 1 时，时钟在逻辑为高时空闲：

如果 CPHA = 0，数据在 SCK 的下降沿读取，在上升沿变化。
如果 CPHA = 1，数据在 SCK 的上升沿读取，在下降沿变化。

通常情况下我们 CPOL 和 CPHA 均置为 0 的场景比较多，下面是简化过的时序图，在时钟的上升沿采样MOSI和MISO两根数据线上的数据，是不是看上去更好懂一些呢：

SPI实际应用

在进行SPI4线式数据读写时，我们经常遇到的是如下这样的时序结构：

SPI读操作指令由8bit C0-C8的首字节构成，在MOSI线路传输指令时，同时由MISO传入设备的状态信息 S0-S8 构成首字节，然后其余的数据D0-DXX 附加在首字节后在MISO线上由设备传到模块。

SPI写操作指令由8bit C0-C8命令首字节加上D0-DXX的数据构成，在MOSI线路由模块传向设备，同时由MISO传入设备的状态信息 S0-S8构成返回信息。

为了仅读取状态信息，也可以不发送数据字节，成为NOP操作，时序更为简单。

SPI总线的测试方法

SPI 打环测试：

发送 01010101
接收 01010101
--SPI 置低测试（MISO接GND）
发送 XXXXXXXX （X是任意高低电平）
接收 00000000
--SPI 置高测试（MISO接VCC）
发送 XXXXXXXX （X是任意高低电平）
接收 11111111