新世代技术趋势 | 异质整合

ASE日月光 今天






半导体产业正面临全新世代，如何将所有功能集成到一个芯片面临诸多挑战，而异质整合(Heterogeneous Integration)的出现恰是应用先进的封装技术以最优化的设计和制造将芯片、被动元件完美整合的新趋势。异质整合是指将不同性质的组件通过系统级封装SiP集成在一起，成为一个具体而微的多功能高端元件。其封装范围除了多样化的晶粒来源，包括Si，GaAs，GaN，SiC，SOI等多种功率、滤波器、被动元件等，使SiP功能更强大，可操作性更强。这些组件在系统级别（例如预封装或子系统）、功能（例如专用处理器、DRAM、闪存、连接器、微机电系统 MEMS器件、传感器）都可以依据应用环境的不同做弹性设计。





为什么异质整合

异质整合使芯片功能密度不断增加，每项功能所需成本不断降低，让单一芯片具备更高性能、更低延迟性、更小尺寸、更轻重量和更低功耗等多项功能。不仅如此，还能依照不同应用场景需求扩充芯片的功能，例如可以同时将数字芯片、传感器、存储器、光电器件、射频天线等异质组件通过整合成为单一芯片，使其独立执行多项功能，一次满足全部需求，最大程度体现系统级封装SiP的技术优势。
在物联网、人工智能、5G、自动驾驶、工业互联网、医疗等热点的强力推动下，系统级封装SiP的应用率会逐渐提高，因此异质整合技术的研发将是持续推进半导体产品性能提升和功耗降低的关键因素，是现阶段和未来封装领域的最佳解决方案，推动新科技电子智能应用。
异质整合技术组成部分

  • 2.5D/3D IC, FOCoS, Bumping & Interconnection, Fan-In, Fan-Out, Double Side Mold, Shielding/Antenna, Stacking, Sensors/ MEMS, HD-SMT, Filter(SAW/BAW, AIC), SESUB, a-EASI, Flex Assembly, advanced Wire-Bond and Flip-Chip


异质整合路线图

异质整合路线图(HIR, Heterogeneous Integration Roadmap)描绘系统级集成的未来以及实现新兴技术所必需的前沿解决方案，其目标是维持半导体产业特性，持续性地创造新经济价值。
日月光Bill Chen博士与3MTS的Bill Bottoms博士(IEEE EPS)，Tom Salmon博士(SEMI)，S.Iyer博士(IEEEEDS)，A.Helmy博士(IEEE Photonics)以及Ravi Mahajan博士(ASME EPPD)一起领导并制定异质整合路线图，并且联合日月光Rich Rice，CP Hung，John Hunt和Mark Gerber以及来自整个电子行业的众多贡献者一起协同合作和共同努力。2019年版最新异质整合路线图请点击下方阅读原文下载。
关注日月光集团公众号，扫描二维码
了解行业最新资讯