在ISSCC 2020上台积电呈现了其基于ULL 22nm CMOS工艺的32Mb嵌入式STT-MRAM。该MRAM具有10ns的读取速度，1M个循环的写入耐久性，在150度下10年以上的数据保持能力和高抗磁场干扰能力。

ULL 22nm STT-MRAM的动机

与闪存相比，TSMC的嵌入式STT-MRAM具有明显的优势。闪存需要12个或更多额外的掩模，只能在硅基板上实现，并且以页面模式写入。而STT-MRAM在后段（BEOL）金属层中实现，如图1所示，仅需要2-5个额外的掩模，并且可以字节模式写入。

该STT-MRAM基于台积电的22nm ULL （Ultra-Low-Leakage）CMOS工艺平台，具有10ns的极高读取速度，读取功率为0.8uA /MHz/bit。对于32Mb数据，它具有100K个循环的写入耐久性，对于1Mb数据，具有1M个循环的耐久性。它支持在260°C下进行90s的IR回流焊，在150°C下10年的数据保存能力。它以1T1R架构实现单元面积仅为0.046平方微米，25度下的32Mb阵列的漏电流仅为55uA，相当于在低功耗待机模式（LPSM，Low Power Standby Mode）时为1.7E-12A / bit。。它利用带有感应放大器微调和1T4R参考单元的读取方案。

图1. M1和M5之间的BEOL金属化层中的STT-MRAM位单元的横截面。

1T1R MRAM的操作和阵列结构

为减小写电流路径上的寄生电阻，采用了两列公共源极线（CSL，common source line ）阵列结构，如图所示。

图2.1T1R单元在带有2列CSL的512b列的阵列示意图

字线由电荷泵过驱动，以提供足够的数百毫安的开关电流用于写操作，要求将未选择的位线偏置在“写禁止电压”（VINHIBIT，write-inhibit voltage）上，以防止访问时在所选行中未选中列的晶体管上产生过高的电应力。为了减少未选中的字线上的存取晶体管的位线漏电流，该字线具有负电压偏置（VNEG）。用于读取，写入-0和写入-1的阵列结构的偏置如图3所示。

图3.读，写0和写1操作的字线和位线的单元阵列电压表。

MRAM读取操作

为了从LPSM快速，低能耗唤醒以实现高速读取访问，它采用了细粒度的电源门控电路（每128行一个），分两步进行唤醒（如图4所示）。电源开关由两个开关组成，一个开关用于芯片电源VDD，另一个开关用于从低压差（LDO， Low Drop-Out ）稳压器提供VREG的稳定电压。首先打开VDD开关以对WL驱动器的电源线进行预充电，然后打开VREG开关以将电平提升至目标电平，从而实现<100ns的快速唤醒，同时将来自VREG LDO的瞬态电流降至最低。

图4.具有两步唤醒功能的细粒度电源门控电路（每128行一个）。

图5所示的隧道磁电阻比（TMR）House曲线是反平行状态Rap与平行状态Rp之间的比率随电压的变化，在较高温度下显示出较低的TMR和较小的读取窗口。

图5 TMR的House曲线显示了在125°C时减小的读取窗口

Rap和Rp状态的电阻分布，当计入位线金属电阻和访问晶体管电阻时，总的读取路径上的电阻，在两个状态之间的差值减小，如图6所示。

图6.Rap和Rp的电阻分布间距在计入寄生电阻时变小

为了感测MTJ的电阻，必须在读取期间将其两端的电压通过晶体管N1和N2钳位到一个低值，以避免读取干扰，并对其进行微调以消除感测放大器和参考电流偏移。参考电阻是1T4R配置R〜（R p + R ap）/ 2 + R1T，如图7所示。

图7.具有微调能力的感测放大器显示了晶体管N1和N2上的读取钳位电压，以防止读取干扰。参考R〜（R p + Rap）/ 2 + R1T

如图8，读取时序图和shmoo图所示，这种配置在125°C时能够实现小于10ns的读取速度。

图8. 125°C时的读取时序图和读取shmoo图。

MRAM写入操作

低阻态Rp和高阻态Rap的MRAM写入操作需要如图9所示的双向写入操作。要将Rap状态写到Rp需要将BL偏置到VPP，WL到VREG_W0，SL到0以写入0状态。要写入1状态，将Rap变成Rp需要反方向的电流，其中BL为0，SL为VPP，WL为VREG_W1。

图9.平行低电阻状态Rp和高电阻反平行状态Rap的双向写入

为了在260°C的IR回流焊中达到90秒的保留数据时长，需要具有高能垒Eb的MTJ 。这就需要将MTJ开关电流增加到可靠写入所需的数百mA。写入电压经过温度补偿，电荷泵为选定的单元产生一个正电压，为未选定的字线产生一个负电压，以抑制高温下的位线漏电。写电压系统如图10所示。

图10显示了电荷泵对WL和BL/SL的过驱动以及温度补偿的写偏置

在较宽的温度范围内工作时，需要对写入电压进行温度补偿。图11显示了从-40度到125度的写入电压shmoo图，其中F/P表示在-40度时失败，而在125度时通过。

图11.显示写入期间温度补偿的要求。

具有标准JTAG接口的BIST模块可实现自修复和自调节，以简化测试流程。实现图12中所示的双纠错ECC（DECECC）的存储控制器TMC。

图12. BIST和控制器，用于在测试和实施DECECC期间进行自修复和自调节。

TMC实施了智能写操作算法，该算法实现了偏置设置和验证/重试时间，以实现较高的写入耐久性（> 1M循环）。它包含写前读（用于确定需要写哪些位）和动态分组写入（用于提高写吞吐量），带写校验的多脉冲写入操作以及优化写电压以实现高耐久性。该算法如图13所示。

图13.智能写操作算法，显示动态组写和带写验证的多脉冲写。

MRAM数据可靠性

图14.写入耐久性测试表明，在100K -40度写入循环前后，32Mb芯片访问时间和读取电流均稳定。

图15. 在-40度时，1M循环后写入误码率小于1 ppm。

图16. 热稳定性势垒Eb控制着数据保持能力的温度敏感度，在150℃（1ppm）下数据保留超过10年。

在基于自旋的STT-MRAM的许多应用中，磁场干扰是一个潜在的问题。该解决方案是在封装上沉积0.3mm厚的磁屏蔽层，如图16所示，实验表明在移动设备的商用无线充电器的磁场强度为3500Oe的情况下，暴露100小时的误码率可以从> 1E6 ppm降低到〜1ppm。另外，在650 Oe的磁场下，在125°C下的数据保存时间超过10年。

图17.对3500 Oe磁场的灵敏度降低了1E6倍。

结论

22nm ULL 32Mb高密度MRAM具有非常低的功率，高的读取速度，非常高的数据保留能力和耐久性，适用于广泛的应用。单元面积仅为0.0456平方微米，读取速度为10ns，读取功率为0.8uA / MHz / b，在低功耗待机模式（LPSB）下，其在25度时的漏电流小于55uA，相当于每比特的漏电流仅为1.7 E-12 A。对于32Mb数据，它具有100K个循环的耐久性，而对于1Mb的数据可以> 1M个循环。它在260°C的IR回流下具有90秒的数据保留能力，在150°C的条件下可保存数据10年以上。产品规格如图18所示，裸片照片如图19所示。

图18. 22nm MRAM规格汇总表。

图19. 22nm CMOS工艺中的32Mb高密度MRAM裸片图。

编者注：图1TEM切片也是模糊的够可以的，有种动作片里打了马赛克的感觉。不过看切片一直都给人一种给少女脱衣服的快感。图1TEM中MRAM位置结构，好像其示意图并不对应。MTJ下方应该还有一个Bottom Via ，然后上方是一个比较厚的上电极再接一个Top via或者M4（如下图所示），而不是像示意图中所描绘的那样。