台积电宣布：先进制程全面爆发

北京市电子科技情报研究所 今天

点 击 上 方 “ 公众号 ” 可 以 订 阅 哦 ！

今天，台积电（TSMC）分享了有关新一代制程节点的更多细节。在今天早些时候的 2021 线上技术研讨会期间，台积电研发高级副总裁米玉杰（Y.J. Mii）博士陆续介绍了 N6、N5、N4 和 N3 工艺节点的最新规划。除了晶圆工艺的密度，我们还得知了有关不同制造节点的产能和推出时间表。

图片

首先，米玉杰强调了台积电在 2020 年大幅增加了研发支出和员工人数，并达到了创纪录的新水平。且自 2017 年首推 7nm 工艺以来，相关芯片的出货量已经超过了 10 亿颗。事实证明，7nm 节点对 AMD 有着至关重要的影响，后者的 CPU 和 GPU 都属于率先采用 N7 工艺的产品之一，并助其与竞争对手英特尔展开了激烈的市场交锋。

台积电同步扩充特殊制程产能，特殊制程占台积电成熟制程比重持续增长，2018年约占45%，今年估计可望达60%，2021年特殊制程产能将比去年增加12%。

推出6nmRF（N6RF）制程

台积电藉由本次的技术论坛首次发表6nmRF（N6RF）制程，将先进的N6逻辑制程所具备的功耗、效能、面积优势带入到5G射频（RF）与WiFi 6/6e解决方案。相较于前一世代的16nm射频技术，N6RF晶体管的效能提升超过16%。

N6RF可说是支持5G时代的先进射频技术。台积电指出，相较于4G，5G智能型手机需要更多的硅晶面积与功耗来支持更高速的无线数据传输，5G让芯片整合更多的功能与组件，随着芯片尺寸日益增大，它们在智能型手机内部正与电池竞相争取有限的空间。

台积电表示，N6RF制程针对6GHz以下及毫米波频段的5G射频收发器提供大幅降低的功耗与面积，同时兼顾消费者所需的效能、功能与电池寿命，亦将强化支持WiFi 6/6e的效能与功耗效率。

5nm产能3年将增4倍


台积电5nm于2020年领先业界量产，秦永沛说，因应客户强劲需求，2023年包括4nm的5nm系列制程产能将会比2020年大幅成长超过4倍。

台积电营运组织资深副总经理秦永沛表示，5nm制程大量采用极紫外光（EUV）制程，2020年台积电装设EUV机台数量占全球50%，累积晶圆数量更占全球65%。

台积电也推出了5nm家族的最新成员－N5A制程，目标在于满足更新颖且更强化的汽车应用对于运算能力日益增加的需求，例如支持人工智能的驾驶辅助及数字车辆座舱。

台积电表示，N5A将现今超级计算机使用的相同技术带入车辆之中，搭载N5的运算效能、功耗效率、以及逻辑密度，同时符合AEC-Q100 Grade 2严格的质量与可靠性要求，以及其他汽车安全与质量的标准，台积公司生气蓬勃的汽车设计实现平台也提供支持。

秦永沛指出，由于客户对5nm家族强劲需求，台积电5nm家族产能扩充计划在今年为2020年翻倍以上，2022年较2020年成长3.5倍以上并在2023年达到2020年四倍以上快速提升，展现台积优异制造能力。

秦永沛表示，位于台南的晶圆18厂第1、2、3、4期是5nm生产基地，其中，第1、2、3期已经开始量产，4期兴建中。

4nm提前一季试产


台积电指出，自2020年领先业界量产5nm技术，其良率提升的速度较前一世代的7nm技术更快。而N5家族之中的N4加强版藉由减少光罩层，以及与N5几近兼容的设计法则，进一步提升了效能、功耗效率、以及晶体管密度。

台积电指出，自从在2020年台积公司技术论坛公布之后，N4的开发进度相当顺利，预计于2021年第3季开始试产。

米玉杰表示，N4 工艺将继续把芯片尺寸收缩 6%，同时带来功耗和性能上的进一步改善。比如与 FinFET 晶体管（下图红线）相比，Nanosheet（下图蓝线）能够实现更严格的阈值电压（Vt）控制。

图片

Vt 特指半导体电路工作所需的最小电压，即使是最轻微的变化，也会对芯片的设计造成束缚、并导致性能的下降，台积电设法取得了 15% 的领先优势。

3nm晶圆18厂明年下半年量产


台积电总裁魏哲家今日在论坛上提到在3nm制程将增加EUV使用，3nm续用FinFET架构上应用，并计划3nm在晶圆18厂明年下半年量产。

台积电的N3技术预定于2022年下半年开始量产时将成为全球最先进的逻辑技术。N3凭借着可靠的FinFET晶体管架构，支持最佳的效能、功耗效率、以及成本效益。

台积电认为，继续采用FinFET架构上开发3nm在此时能帮助客户取得成功的最佳方案，也是基于对客户产品需求、工艺成熟度的综合考虑，台积3nm进展顺利预计2022年下半年量产，效能将教5nm提升10-15%，功耗减少25-30%，逻辑密度增加1.7倍，SRAM密度提升1.2倍、模拟密度则提升1.1倍，由于技术上的大幅升级、更丰富的产品设计数据库，预计第一年客户产品量就能达到5nm两倍以上，广泛应用于智能机与HPC平台。

台积电占据EUV领先份额，2nm晶圆厂开建


为减少整体缺陷，现代芯片制造所需的电路尺寸缩小，严重依赖于使用更短波长光线的机器。比如台积电的 N5 工艺，就使用了更多的极紫外光刻（EUV）层。

目前台积电已经部署了全球近半的 EUV 光刻机，同时承担了全球 65% 的先进半导体晶圆出货量（2020 上半年的 EUV 晶圆产能占到了 60%）。

图片
图：台积电计划进一步增加 EUV 掩膜的用量

作为芯片制造中不可或缺的一环，当在硅镜片上刻印电路的时候，掩膜能够保护成品免受杂志或任何污染而导致的缺陷。

对于台积电来说，该公司也计划在 2021 年底前将 EUV 掩膜的产能翻番、延长寿命、同时降低成本，而上一代深紫外光刻（DUV）产线也将受益于此。

台积电高级运营副总裁YP Chin 概述了下一代 3nm 工艺和 N2 节点的计划，其中台南 Fab 18 工厂可在 5 / 6 / 7 / 8 阶段负责 N3 生产，且该工厂可在 4 阶段扩大现有的 N5 产能，以确保实现长期目标。

最后，他证实台积电将在新竹市新建一座 Fab 20 工厂，以承担 2nm 系列工艺的半导体生产。尽管当前仍在忙着征地，但该公司已经为 Fab 20 工厂的初期生产规划了四个阶段。

3D封装技术


台积电今年也对外揭露3DFabric系统整合解决方案，持续扩展由三维硅堆栈及先进封装技术组成的完备3DFabric系统整合解决方案。

台积电指出，针对高效能运算应用，将于2021年提供更大的光罩尺寸来支持整合型扇出暨封装基板（InFO_oS）及

CoWoSR封装解决方案，运用范围更大的布局规画来整合小芯片及高带宽内存。

此外，系统整合芯片之中芯片堆栈于晶圆之上（CoW）的版本预计今年完成7nm对7nm的验证，并于2022年在崭新的全自动化晶圆厂开始生产。

针对移动应用，台积电则推出InFO_B解决方案，将强大的行动处理器整合于轻薄精巧的封装之中，提供强化的效能与功耗效率，并且支持行动装置制造厂商封装时所需的动态随机存取内存堆栈。

台积电美国5nm厂最新进度


台积电去年宣布赴美国亚利桑那州设厂，从2021年至2029年的9年时间完成支出，预计2024年开始量产，规划月产能为2万片晶圆，并创造超过1,600个高科技工作机会。

路透报导，魏哲家在谈话中提到，亚利桑那的工厂已经开始动工，5nm芯片制造技术可以运用在汽车制造商的人工智能设备上，但对于汽车芯片缺货的帮助并不大，主因在于汽车芯片属于成熟制程。

报导指出，台积电将加入三星及英特尔的行列，一同争取美政府提供的540亿美元（约1.4兆）赴美设厂的补助，未来5至10年内，台积电计划在亚利桑那共兴建6座晶圆厂，第1座晶圆厂动工时就已预留其余5座的扩厂空间。


来源：摩尔芯闻

免责声明：本文系网络转载，版权归原作者所有。但因转载众多，或无法确认真正原始作者，故仅标明转载来源，如涉及作品版权问题，请与我们联系，我们将在第一时间协商版权问题或删除内容！内容为作者个人观点，并不代表本公众号赞同其观点和对其真实性负责


       微信号：BIEIqbs

图片
图片

长按识别二维码关注我们