简析单片机中的高阻态
EDN电子技术设计
昨天
收录于话题
在我们刚一开始接触到51
单片机
的时候对P0口必须加上
上拉电阻
,否则P0就是
高阻态
。
对这个问题可能感到疑惑,为什么是
高阻态
?加
上拉电阻
?今天针对这一概念进行简单讲解。
高阻态
高阻态
这是一个
数字电路
里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平。
如果
高阻态
再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用
万用表
测的话有可能是高电平也有可能是低电平,随它后面接的东西定。
高阻态
的实质
电路分析
时
高阻态
可做
开路
理解,你可以把它看作输出(输入)
电阻
非常大。
它的极限可以认为悬空,也就是说理论上
高阻态
不是悬空,它是对地或对
电源
电阻
极大的状态。而实际应用上与
引脚
的悬空几乎是一样的。
高阻态
的意义
当门电路的输出上拉管导通而下拉管截止时,输出为高电平,反之就是低电平。
如果当上拉管和下拉管都截止时,输出端就相当于浮空(没有电流流动),其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制 。
典型应用
在
总线
连接的结构上。总线上挂有多个
设备
,设备于
总线
以高阻的形式连接。这样在设备不占用总线时自动释放总线,以方便其他设备获得总线的使用权。
大部分
单片机
I/O使用时都可以设置为高阻输入。高阻输入可以认为输入
电阻
是无穷大的,认为I/O对前级影响极小,而且不产生电流(不衰减),而且在一定程度上也增加了芯片的抗电压冲击能力。
高阻态
常用表示方法:高阻态常用字母 Z 表示。
在一个系统中或在一个整体中,我们往往定义了一些参考点,就像我们常常说的海平面,在单片中也是如此,我们无论说是高电平还是低电平都是相对来说的。明确了这一点对这一问题可能容易理解。
单片机
中的
高阻态
在51
单片机
,没有连接
上拉电阻
的P0口相比有上拉
电阻
的P1口在I/O口
引脚
和
电源
之间相连是通过一对推挽状态的
FET
来实现的,51具体结构如下图。
组成推挽结构,从理论上讲是可以通过调配管子的参数轻松实现输出大电流,提高带载能力,两个管子根据通断状态有四种不同的组合,上下管导通相当于把
电源
短路
了,这种情况下在实际电路中绝对不能出现。
从
逻辑电路
上来讲,上管开-下管关开时
IO
与VCC直接相连,IO输出低电平0,这种结构下如果没有外接
上拉电阻
,输出0就是开漏状态(低阻态),因为I/O
引脚
是通过一个管子接地的,并不是使用导线直接连接,而一般的MOS在导通状态也会有mΩ极的导通
电阻
。
到这里就很清楚了,无论是低阻态还是
高阻态
都是相对来说的,把下管子置于截止状态就可以把GND和I/O口隔离达到
开路
的状态,这时候推挽一对管子是截止状态,忽略读取逻辑的话I/O口
引脚
相当于与
单片机
内部电路
开路
,考虑到实际MOS截止时会有少许
漏电
流,就称作“
高阻态
”。
由于管子PN节带来的结
电容
的影响,有的资料也会称作“浮空”,通过I/O口给电容充电需要一定的时间,那么
IO
引脚
处的对地的真实电压和水面浮标随波飘动类似了,电压的大小不仅与外界输入有关还和时间有关,在高频情况下这种现象是不能忽略的。
总之一句话
高阻态
是一个相对概念。在使用的时候我们只要按照要求去做,让我们加上拉我们就加上,都是有一定道理的。
-
END-
预览时标签不可点
收录于话题
#
个
上一篇
下一篇
阅读原文
阅读
分享
收藏
赞
在看
已同步到看一看
写下你的想法
前往“发现”-“看一看”浏览“朋友在看”
前往看一看
看一看入口已关闭
在“设置”-“通用”-“发现页管理”打开“看一看”入口
我知道了
已发送
取消
发送到看一看
发送
简析单片机中的高阻态
最多200字,当前共
字
发送中