新思助攻5nm制程,台积电客户群扩大
摩尔芯闻
今天
收录于话题
来源:内容来自
网络整理
,谢谢。
摩尔芯闻
您的半导体行业内参,每日精选8条全球半导体产业重大新闻解读,一天只花10分钟,享受CEO的定制内容服务。与30万半导体精英一起,订阅您的私家芯闻秘书!欢迎订阅
摩尔精英
旗下更多公众号:摩尔精英、
半导体行业观察
、摩尔App
234篇原创内容
公众号
今天,
新思科技
宣布DesignWare IP于
台积电
5nm
(N5)制程达成多项首度通过
硅
晶
设计
成功案例,获得业界广泛采用,包含高质量
接口
与基础IP获得20多家遍及汽车、行动与
高效能运算
的半导体领导厂商采用。
台积电
设计
建构管理处副总经理Suk Lee表示,该公司与长期生态系统合作伙伴
新思科技
密切合作,让双方客户能从基于
台积电
先进制程技术的广泛高质量IP组合中获益。用于台积电
5nm
制程的DesignWare IP具备最佳的
PPA
,是最先进的
晶圆
代工解决方案,让
设计
人员充分受益于先进制程之际,能快速提供差异化产品并向量产推进。
新思表示,目前,导入 DesignWare IP解决方案芯片厂商,主要应用于开发车用先进驾驶辅助系统(
ADAS
) 和信息娱乐、
AI
人工智能
加速器、服务器、网络和行动系统单芯片(
SoC
)等领域,主要着眼于提升
设计
效能、降
低功耗
、和缩小面积等需求,并让
设计
工程师在整合IP时能更具信心,并大幅降低
SoC
整合的风险。
新思科技
指出,用于
台积电
5nm
制程,包含
USB
2.0、
USB 3.1
、
PCIe
3.0、112G
以太网
络、
裸晶
对裸晶HBI、
LPDDR
5、
DDR
5
、
DDR
4
及
嵌入式
内存的DesignWare IP目前已上市。
新思科技
指出,2021年下半年将进一步推出包含
USB
4.0、
PCIe
4.0、多重协议1
6G
物理层
(
PHY
)、
HDMI
2.1及视讯
接口
DisplayPort
的DesignWare IP,。
市场预期,随着采用
新思科技
方案的半导体厂增多,
台积电
5nm
制程出货也将同步扩大。台积电预估,今年5nm制程将贡献20%业绩。
半导体行业观察
最有深度的半导体新媒体,实讯、专业、原创、深度,50万半导体精英关注!专注观察全球半导体最新资讯、技术前沿、发展趋势。《
摩尔精英
》
《中国集成电路》
共同出品,欢迎订阅摩尔旗下公众号:
摩尔精英
MooreElite、
摩尔芯闻
、
摩尔芯球
2113篇原创内容
公众号
预览时标签不可点
收录于话题
#
个
上一篇
下一篇
阅读
分享
收藏
赞
在看
已同步到看一看
写下你的想法
前往“发现”-“看一看”浏览“朋友在看”
前往看一看
看一看入口已关闭
在“设置”-“通用”-“发现页管理”打开“看一看”入口
我知道了
已发送
取消
发送到看一看
发送
新思助攻5nm制程,台积电客户群扩大
最多200字,当前共
字
发送中