硕士流片7次，手握10篇顶会顶刊，IC大神秋招经验分享！
推送会和你一起进步哒，记得右上角把我设为星标哦~
22届微电子秋招1群和2群，已满500人；22届微电子秋招3群，群人数458人，还没有进秋招群的同学请添加微信：18621092398，备注学校-方向，随后邀请进群。大家可以用我们的小程序进行投递，感谢大家对我们的信任和支持。
这些年集成电路行业欣欣向荣，面对国内集成电路发展的良好形势，同学们越来越有在这个领域发展的热情，同时我们的眼界也应该更远一些，下面飞姐就采访了一位本科和研究生就读于台湾，并且毕业于台湾清华大学的优秀毕业生，让我们来看看这位硕士器件流片7次，手握10篇顶会顶刊的大神在今年的秋招中有什么分享的吧？
Q:我为什么去台湾读大学？
A:高中时在新闻上看到台湾在大陆招收本科生，因为本身就有去海外读书的想法。选择台湾是因为招生方式是参考高考，以提前批的方式录取，不用太多的准备，并且可以填报的志愿数很多，相同的高考分数下可以有更多的选择。留学台湾的开销也比较小，并且相对大陆大部分高校来说师资力量和可以享受到的教育资源比较多，另外也考虑到去台湾读大学的话，后续研究生是选择出国还是继续在台湾升学都会比较容易。
Q:我在台湾读书的经历（七年求学的心路历程）以及在大学里的日子（上课、实验室实验经历）
A:大学就读的是一所私立大学的通讯工程专业，台湾比较类似美国， 电机工程（EE）是算作一个大类专业，到研究所阶段才会细分成电子、光电、通讯等等具体方向，所以大部分学校的大学部是只有电机这一个专业。虽然我读的是通讯工程，但是课程设置上其实还是和电机的基本一致。
因为台湾的教育环境竞争没有那么激烈，所以大学部的课程上，只要愿意付出努力，还是很容易拿到高分。大三的专题研究我选择了IC相关的题目。最后研究生也是成功保送到台湾清华大学的电机系，方向是IC设计。
硕士期间的指导老师是做存储器电路设计和存内计算，在这个方向上我们实验室是目前学术界最好的实验室，每年都有发表多篇ISSCC、VLSI等顶尖会议。老师是从业界转来学界的，有很丰富的业界经验，因此实验室的风格会比较像业界，以研究主题分成不同的team，然后以team work的形式去做tape out。老师会很push，刚进实验室就要开始跟tape out，而且同时可能会有多个tape out在跑。老师不会给时间去单纯修课。到硕二的时候我参与或负责的大小tape out项目就有五次。在硕士期间我一共参与发表了4篇ISSCC，还有6篇VLSI、DAC、JSSC等会议期刊。
Q:在台湾的实习经历是什么样子？
A:在台湾期间没有去参加实习，一方面是台湾的政策不允许大陆学生在台湾实习或工作。另一方面是实验室的tape out项目很多，有和foundry的JDP，也有和业界其他公司或高校的合作项目，基本上一整年都有tape out在跑。相较于去公司实习端茶送水，我觉得tape out经验会更重要一些。
Q:就业时选择大陆/台湾的原因
A:选择回大陆就业是因为台湾目前还不允许大陆学生在台湾工作，台湾IC行业虽然比较成熟，但是发展空间也比较有限，公司里都是毕业的学长姐。而且这两年大陆IC行业的薪资相比台湾高很多。拿TSMC举例，不仅招聘的门槛高，需要至少台清交成（台湾最好的四所高校）的硕士学历，而且工资基本是不到30万人民币。
Q:就业的经历（参考秋招问题）
A:去年疫情在家的期间做完了毕业班车的tape out,因为疫情在家半年的关系导致学分没有能修完，又回台湾修了一年的课，加上本来是打算读PhD，所以一直到今年3月份春招的时候才开始找工作。
因为是春招的关系，很多公司的校招渠道都关闭了，因此可以选择的公司也没有很多，而且因为学术界在做或者在教存储器的很少，基本上也都是开的社招的岗位。所以我主要是投三个方向，一个是design house的SRAM compiler相关的岗位，一个是Fab的standard cell相关的岗位，还有就是一些做nvm电路设计的公司。
简历是写的比较偏学术一点，重点主要放在流片经历和学术成果上，尽量和存储器相关的岗位贴合。
因为投的大部分是社招的岗位，所以都没有笔试。基本上一周左右就收到面试的邀请。
每家面试都是差不多的形式。大约20分钟的presentation，然后是面试官的Q&A。Presentation的部分我准备了PPT，首先是介绍自己的教育背景、研究方向、专业技能和学术成果，然后是对参与的几次重要的tape out进行介绍，主要是tape out的内容，自己所参与的部分，以及自己propose的一些电路。面试官的提问也比较集中在tape out的内容上，主要是关于一些具体电路的细节、或是具体参与的程度之类。整体的流程其实很像论文的口试。
基本上每家公司都是2-3轮面试后进到offer的阶段，我投了大概不到10家公司的存储器相关的岗位，都有拿到offer。Offer的选择上首先考虑的是工作的发展性，是否是先进制程，是否是大平台，团队是否有竞争力。其次就是工作地点和薪资。最后我选择了去了一家做先进制程的design house。
Q:简单介绍自己的教育背景
A:硕士就读于台湾清华大学，专业是电机工程IC设计方向。我的研究方向主要是存储器及周边电路设计和存内计算。
Q:简单介绍一下自己求职时的项目经历、成绩/比赛情况、所具备的技术能力
A:项目经历：在实验室期间参与的7次tape out，都有对应的成果发表；
成绩：GPA：4.12 / 4.30（均分93.4）；
学术成果：4篇ISSCC（3篇ISSCC2020，1篇ISSCC2021第三作者），1篇DAC，一篇VLSI2021第三作者，4篇JSSC。
Q:介绍一下自己对秋招的准备（包括自学、实习经历、导师/师兄推荐）
A:主要都是实验室项目经历。
Q:介绍一下自己什么时候开始关注秋招的，获取信息的过程和成果。
A:今年3月初开始准备秋招，3月底开始陆续拿到offer。
Q:简单介绍一下当年求职的行情与自己周围人秋招的情况，做一个小总结。
A:在台湾这边我们实验室算是就业最好的实验室。实验室的台湾同学几乎都是内推去TSMC或者MTK，大概薪资在120万新台币，基本上是台湾这边硕士能拿到的最高薪水了。
Q:有什么心得和想分享给今年准备秋招的同学。
A:未必都要选择做模拟或数字，也可以考虑看看存储器方向。
Q:大陆和台湾的半导体环境分别怎么样？有什么不一样？
A:台湾这边半导体产业很成熟，我学校就在新竹科学园区附近。但是缺点的话太依赖TSMC。大家都会想进TSMC和MTK这两家巨头，比较类似大陆前些年大家都想去华为一样，TSMC工作压力很大，而且晋升空间很小，而且行业的入行门槛也比较高，设计岗几乎都要台清交成的硕士。
大陆的话这几年相对行业的活力比较好，选择和机会也很多，待遇也比台湾好很多。但是前景可能不如台湾那么稳定。
Q:觉得台湾的同学毕业时的项目经历、技术水平等和大陆同学有什么不一样的地方？
A:因为台湾这边学术界其实大部分资源都倾斜在台清交成，可能和大陆会比较类似，相对于其他学校来说接触到的项目和tape out资源都会多一些。不过台湾相比之下，整体行业或是政府对学生的支持会比较好一些，比如CIC（国家晶片系统设计中心）可以免费接受学生的流片申请，然后CIC和TSRI(台湾半导体研究中心)也会开设很多IC的课程，学生可以用很低的价格报名。
Q:你有非常多的顶级会议与期刊论文的发表经历，就读PhD和工作之间，当时是怎么考虑的呢？为什么最终选择了工业界而不是学术界？
A:其实一开始是打算去日本读PhD的，去年年底有在联系一个东大的做存储器的教授，已经有拿到内诺，但是因为入学时间要到22年的关系，再加上日本的疫情，所以最后还是放弃了内诺。
另外一个考虑是因为memory还有存内运算这个领域，基本上也很难避开硕士的老板，想发比较顶尖的会议也很困难，还是感觉这个领域继续读PhD的收益比较小。
还有考虑先工作的原因是，去工业界一方面可以接触先进的工艺节点，因为学界现在最多只能拿到22nm,另一方面是在tape out的流程上工业界要比学界更加规范和注重良率，这也是我想学习的一点。
Q:你觉得在台积电的实际流片经历对你的求职有多大帮助？
A:流片经历我觉得算是在我求职里面最大的一个优势，虽然学校的tape out不会像公司那么规范，但是大致的流程还是一样的，因为我们从电路设计、仿真、版图到最后摆IO pad等等都是自己完成，所以都是很宝贵的经验。