铠侠不再热衷3D NAND层数堆叠，探索存储密度提升新思路

来源：内容来自「闪存市场」，谢谢。

摩尔芯闻

您的半导体行业内参，每日精选8条全球半导体产业重大新闻解读，一天只花10分钟，享受CEO的定制内容服务。与30万半导体精英一起，订阅您的私家芯闻秘书！欢迎订阅摩尔精英旗下更多公众号：摩尔精英、半导体行业观察、摩尔App

240篇原创内容

公众号

近期，在2021中国闪存市场峰会（CFMS2021）期间，铠侠技术执行官柳茂知表示，对于闪存技术发展，铠侠认为，因为晶圆厂生产时间是和存储阵列的厚度同比例增长的，单纯的增加层数并不能降低生产成本。

今年上半年，铠侠约占全球NAND Flash市场份额19%，排名第二。根据柳茂知介绍，铠侠闪存芯片的生产基地主要集中在四日市和岩手县北上市。

其中，目前四日市拥有Fab N-Y2, Y3, Y4, Y5, Y6五栋无尘厂房，而Fab Y7已经于今年春天开始投建，预计明年春天建成；而岩手县北上市的K1厂房明显比四日市厂房要大，铠侠也已经将K1栋旁边用来新建K2厂房的土地购买完成。

堆叠层数并不是3D闪存容量最关键的参数

自NAND Flash由二维平面转向三维立体结构以来，堆叠层数的提升都是原厂竞相角逐的关键参数。自今年以来，美光、SK海力士、三星相继推出176层闪存产品，铠侠和西部数据也于今年二月份发布了162层3D NAND。

对于各厂商热衷的层数堆叠，柳茂知表示，“部分人可能认为堆叠层数是3D NAND容量增长的最重要参数，但是其实并不完全正确，没有必要以厚度增加为代价一味增加堆叠层数。因为晶圆厂生产时间是和存储阵列的厚度同比例增长的，单纯的增加层数并不能降低生产成本。”

因此，铠侠也十分注重平面密度提升，柳茂知介绍，“铠侠一直到BiCS 5闪存芯片都是采用CNA结构，即CMOS电路布置在存储阵列旁边，因为这种结构可以最大程度缩短生产时间，优化晶圆厂产出。”

但是在BiCS6 162层闪存芯片中，铠侠已经决定采用CUA结构，即CMOS电路配置在存储阵列下方，尽管芯片厚度会大于CAN结构，但是铠侠表示，从单片晶圆中产出的芯片数量的增加可以弥补生产时间变长的影响。

另外，柳茂知介绍，“铠侠为了增加平面密度，铠侠后续还将引入CBA结构，即CMOS／存储阵列键合，存储阵列和周边电路会分别生产。最终，将两片晶圆键合在一起以形成一个存储器芯片。PLC和Twin BiCS也是铠侠提升平面存储密度的重要途径。”

半导体行业观察

最有深度的半导体新媒体，实讯、专业、原创、深度，50万半导体精英关注！专注观察全球半导体最新资讯、技术前沿、发展趋势。《摩尔精英》《中国集成电路》共同出品，欢迎订阅摩尔旗下公众号：摩尔精英MooreElite、摩尔芯闻、摩尔芯球

2271篇原创内容

公众号