详解：安全关键应用的芯片测试

满足安全关键测试要求

Tessent™ LogicBIST 是适合安全关键设备（如汽车和医疗应用中使用的 IC）的高质量芯片测试解决方案。Tessent LogicBIST具有可提高 LBIST 测试覆盖率并大幅减少图形数目的先进技术，是目前可获取的最高效的系统内测试解决方案。 

VersaPoint 测试点技术

Tessent VersaPointTM 测试点技术专为 Hybrid TK/LBIST 应用而设计，可同时改善 ATPG 图形数目和逻辑 BIST 的可测试性。

与传统的 LBIST 测试点相比，VersaPoint 测试点将 LBIST 覆盖率提高了2%-4%，同时，与单独使用 TestKompress 相比，还将 ATPG 图形数目减少了 2-4 倍。

Observation Scan 技术

通过在每个移位周期而不是仅在捕获时观测电路数据，可选的 Observation Scan 技术 (OST) 大幅减少了达到逻辑 BIST 目标测试覆盖率所需的图形数目。

此外，它还具有 VersaPoint 测试点的全部优点。当测试时间有限时，例如在上

电时，使用 OST 的设计通过相同数量的图形可以达到高达 10 倍的覆盖率。

团队间可利用这种经过生产验证的自动化功能来实现并行设计和简单的整合交接。

最终大幅减少了 DFT 实施、集成和验证时间；可以实施可预测且可持续的流程，供未来的内核和设计轻松复制。

集成的混合解决方案

Tessent 独特的 Hybrid TK/LBIST 解决方案利用逻辑 BIST 和嵌入式压缩之间的许多相似之处，提供了一种高效的合并解决方案，以共享片上的 DFT 资源，如扫描链和时钟控制逻辑。

Hybrid TK/LBIST 还将片上控制器逻辑与 ATPG 压缩和逻辑 BIST 合并为一个面积更小的模块，而不是两个单独的实现。利用合并的架构，可以应用压缩图形和随机图形的任意组合。

基于 Tessent Shell 的单一自动化流程可实现混合功能的扁平式和层次化集成。该综合流程包括先进的设计规则检查、混合控制器插入和验证、灵活的扫描插入，以及两种图形类型的故障仿真。

经过验证的任务就绪型解决方案

在系统级别，可通过片上的 Tessent MissionMode 控制器和标准 IEEE 1687 IJTAG 网络接口或任意第三方系统测试接口来访问逻辑 BIST 控制器及其他测试资源。

Tessent MissionMode 可以在 CPU或直接内存访问 (DMA) 模式下运行。这样在功能操作期间就能更轻松地访问嵌入式测试功能，以测试和诊断设备。

设备在应用现场定期进行自检的能力，是许多安全关键应用的必备功能，也是.....

点击阅读原文，免费下载白皮书，查看完整内容~